PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-021338

(43) Date of publication of application: 29.01.1993

(51)Int.CI.

H01L 21/20 C30B 19/00 C30B 23/08 C30B 25/02 H01L 21/02 H01L 21/306 H01L 21/316 H01L 21/76 H01L 27/12 // H01L 21/304

(21) Application number: **03-194138**

(71)Applicant : CANON INC

(22) Date of filing: 02.08.1991

(72)Inventor: YONEHARA TAKAO

(30)Priority

Priority number: 02206548

Priority date: 03.08.1990


Priority country: JP


(54) SEMICONDUCTOR MEMBER AND MANUFACTURE THEREOF


(57) Abstract:

PURPOSE: To form a semiconductor member having a single crystal which has excellent crystallinity on an insulator by adhering a surface of a member formed on its surface of insulating substance, on the surface of a nonporous single crystalline semiconductor region formed on a porous single crystalline semiconductor region.

CONSTITUTION: First, a P-type Si single crystalline base is made porous. A thin film single crystalline layer 22 is formed on the surface of a porous substrate 21. Then, another Si substrate 23 is prepared, and an oxide film 24 is formed on the surface. The substrate 23 having the oxide layer 24 on the surface is adhered on the surface of the layer 22 on the substrate 21. Thereafter, the entire substrate 21 is removed by etching, and the layer 22 reduced in thickness remains on the layer 24. Thus, oxidation expansion of the porous semiconductor layer is prevented to prevent influence of distortion to an epitaxially grown single crystal. Further, the layer 22 having excellent crystallinity is flatly formed uniformly in a reduced thickness on the layer 24 of an insulator.







LEGAL STATUS

[Date of request for examination]

06.07.1994

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2608351

[Date of registration]

13.02.1997

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-21338

(43)公開日 平成5年(1993)1月29日


(51) Int.Cl. ⁵		識別記号 庁内整理番号		FΙ		技術表示箇所	
H01L	21/20		9171-4M				
C 3 0 B	19/00	Z	9151-4G				
	23/08	M	9040-4G				
		Z	9040-4G				
	25/02	P	9040-4G				
				審査請求	未請求	請求項の数127(全 35 頁)	最終頁に続く
(21)出願番号		特願平3-194138		(71)	出願人	000001007	
						キヤノン株式会社	
(22)出願日		平成3年(1991)8月2日				東京都大田区下丸子3丁目3	80番2号
				(72)	発明者	米原 隆夫	
(31)優先権主張番号		特願平2-206548			東京都大田区下丸子3丁目30番2号4		80番2号キヤノ
(32)優先日		平 2 (1990) 8 月 3 日				ン株式会社内	
(33)優先権主張国		日本 (JP)		(74)	(74)代理人 弁理士 丸島 儀一		


(54) 【発明の名称】 半導体部材及び半導体部材の製造方法


(57)【要約】

【目的】 絶縁体上に結晶性が単結晶ウエハー並に優れ た単結晶層を有する半導体部材を提供すること、及び該 部材を得るうえで、生産性、均一性、制御性、経済性の 面においても優れた方法を提供すること。

【構成】 多孔質単結晶半導体領域上に非多孔質単結晶 半導体領域を配した部材を形成し、前記非多孔質単結晶 半導体領域の表面に、表面が絶縁性物質で構成された部 材の表面を貼り合わせた後、前記多孔質単結晶半導体領 域をエッチングにより除去することを特徴とする半導体 部材の製造方法。







【特許請求の範囲】

【請求項1】 多孔質単結晶半導体領域上に非多孔質単結晶半導体領域を配した部材を形成し、

前記非多孔質単結晶半導体領域の表面に、表面が絶縁性 物質で構成された部材の表面を貼り合わせた後、

前記多孔質単結晶半導体領域をエッチングにより除去することを特徴とする半導体部材の製造方法。

【請求項2】 前記単結晶半導体はシリコンからなる請求項1に記載の半導体部材の製造方法。

【請求項3】 前記多孔質単結晶半導体領域はP型であ 10 る請求項1に記載の半導体部材の製造方法。

【請求項4】 前記非多孔質単結晶半導体領域の厚さが 50ミクロン以下である請求項1に記載の半導体部材の 製造方法。

【請求項5】 前記貼り合わせの工程が窒素を含む雰囲気中で行われる請求項1に記載の半導体部材の製造方法。

【請求項6】 前記貼り合わせの工程が窒素を含む雰囲気中での加熱処理を含む請求項1に記載の半導体部材の製造方法。

【請求項7】 前記非多孔質単結晶半導体領域は、エピタキシャル成長により形成される請求項1に記載の半導体部材の製造方法。

【請求項8】 前記非多孔質単結晶半導体領域は分子線 エピタキシャル法、プラズマCVD法、減圧CVD法、 光CVD法、液相成長法、パイアス・スパッター法から 選ばれる方法によって形成される請求項1に記載の半導 体部材の製造方法。

【請求項9】 前記多孔質単結晶半導体領域は陽極化成 により非多孔質半導体単結晶領域を多孔質化したもので 30 ある請求項1に記載の半導体部材の製造方法。

【請求項10】 前記陽極化成はHF溶液中で行われる 請求項9に記載の半導体部材の製造方法。

【請求項11】 前記非多孔質単結晶半導体領域は中性 あるいはN型である請求項2に記載の半導体部材の製造 方法。

【請求項12】 前記N型のシリコンはプロトン照射またはエピタキシャル成長により形成されている請求項11に記載の半導体部材の製造方法。

【請求項13】 前記表面が絶縁性物質で構成された部 40 材は光透過性材料からなる請求項1に記載の半導体部材の製造方法。

【請求項14】 前記表面が絶縁性物質で構成された部 材は表面を酸化したシリコン基体である請求項1に記載 の半導体部材の製造方法。

【請求項15】 前記多孔質単結晶半導体領域のエッチングは前記貼り合わせられた部材どうしをエッチング防止材料で覆った状態で行われる請求項1に記載の半導体部材の製造方法。

【請求項16】 前記エッチング防止材料は窒化珪素で 50 載の半導体部材の製造方法。

ある請求項15に記載の半導体部材の製造方法。

【請求項17】 前記エッチング防止材料はアピエゾン ワックスである請求項15に記載の半導体部材の製造方 法。

【請求項18】 多孔質単結晶半導体領域上に非多孔質 単結晶半導体領域を配した部材を形成し、

前記部材の非多孔質層単結晶半導体側に絶縁性物質で構成された領域を形成した後、

前記絶縁性物質で構成された領域の表面に、表面が絶縁 性物質で構成された部材の表面を貼り合わせ、前記多孔 質単結晶半導体領域をエッチングにより除去することを 特徴とする半導体部材の製造方法。

【請求項19】 前記単結晶半導体はシリコンからなる 請求項18に記載の半導体部材の製造方法。

【請求項20】 前記多孔質単結晶半導体領域はP型である請求項18に記載の半導体部材の製造方法。

【請求項21】 前記非多孔質単結晶半導体領域の厚さが50ミクロン以下である請求項18に記載の半導体部材の製造方法。

20 【請求項22】 前記貼り合わせの工程が窒素を含む雰囲気中で行われる請求項18に記載の半導体部材の製造方法。

【請求項23】 前記貼り合わせの工程が窒素を含む雰囲気中での加熱処理を含む請求項18に記載の半導体部材の製造方法。

【請求項24】 前記非多孔質単結晶半導体領域は、エピタキシャル成長により形成される請求項18に記載の半導体部材の製造方法。

【請求項25】 前記非多孔質単結晶半導体領域は分子線エピタキシャル法、プラズマCVD法、減圧CVD法、、光CVD法、液相成長法、バイアス・スパッター法から選ばれる方法によって形成される請求項18に記載の半導体部材の製造方法。

【請求項26】 前記多孔質単結晶半導体領域は陽極化成により非多孔質半導体単結晶領域を多孔質化したものである請求項18に記載の半導体部材の製造方法。

【請求項27】 前記陽極化成はHF溶液中で行われる 請求項18に記載の半導体部材の製造方法。

【請求項28】 前記非多孔質単結晶半導体領域は中性 あるいはN型である請求項19に記載の半導体部材の製 造方法。

【請求項29】 前記N型のシリコンはプロトン照射またはエピタキシャル成長により形成されている請求項28に記載の半導体部材の製造方法。

【請求項30】 前記表面が絶縁性物質で構成された部 材は光透過性材料からなる請求項18に記載の半導体部 材の製造方法。

【請求項31】 前記表面が絶縁性物質で構成された部 材は表面を酸化したシリコン基体である請求項18に記 載の米漢体知せの制造方法

2

【請求項32】 前記多孔質単結晶半導体領域のエッチングは前記貼り合わせられた部材どうしをエッチング防止材料で覆った状態で行われる請求項18に記載の半導体部材の製造方法。

【請求項33】 前記エッチング防止材料は窒化珪素である請求項32に記載の半導体部材の製造方法。

【請求項34】 前記エッチング防止材料はアピエゾン ワックスである請求項32に記載の半導体部材の製造方 法。

【請求項35】 非多孔質単結晶半導体部材を多孔質化 10 して多孔質単結晶半導体領域を形成する工程と、

該多孔質単結晶半導体領域上に非多孔質単結晶半導体領域を形成する工程と、該非多孔質層単結晶半導体領域の表面に、表面が絶縁性物質で構成された部材を貼り合わせる工程と、

前記多孔質単結晶半導体領域をエッチングにより除去する工程と、

を有することを特徴とする半導体部材の製造方法。

【請求項36】 前記単結晶半導体はシリコンからなる 請求35に記載の半導体部材の製造方法。

【請求項37】 前記多孔質単結晶半導体領域はP型である請求項35に記載の半導体部材の製造方法。

【請求項38】 前記非多孔質単結晶半導体領域の厚さが50ミクロン以下である請求項35に記載の半導体部材の製造方法。

【請求項39】 前記貼り合わせの工程が窒素を含む雰囲気中で行われる請求項35に記載の半導体部材の製造方法。

【請求項40】 前記貼り合わせの工程が窒素を含む雰囲気中での加熱処理を含む請求項35に記載の半導体部 30 材の製造方法。

【請求項41】 前記非多孔質単結晶半導体領域は、エピタキシャル成長により形成される請求項35に記載の半導体部材の製造方法。

【請求項42】 前記非多孔質単結晶半導体領域は分子線エピタキシャル法、プラズマCVD法、減圧CVD法、光CVD法、液相成長法、バイアス・スパッター法から選ばれる方法によって形成される請求項35に記載の半導体部材の製造方法。

【請求項43】 前記多孔質単結晶半導体領域は陽極化 40 成により形成されたものである請求項35に記載の半導 体部材の製造方法。

【請求項44】 前記陽極化成はHF溶液中で行われる 請求項43に記載の半導体部材の製造方法。

【請求項45】 前記非多孔質単結晶半導体領域は中性 あるいはN型である請求項36に記載の半導体部材の製 造方法。

【請求項46】 前記N型のシリコンはプロトン照射またはエピタキシャル成長により形成されている請求項45に記載の半導体部材の製造方法。

【請求項47】 前記表面が絶縁性物質で構成された部材は光透過性材料からなる請求項35に記載の半導体部材の製造方法。

【請求項48】 前記表面が絶縁性物質で構成された部 材は表面を酸化したシリコン基体である請求項35に記 載の半導体部材の製造方法。

【請求項49】 非多孔質単結晶半導体部材を多孔質化して多孔質単結晶半導体領域を形成する工程と、

該多孔質単結晶半導体領域上に非多孔質単結晶半導体領域を形成する工程と、

該非多孔質単結晶半導体領域側に絶縁性物質で構成され た領域を形成する工程と、

該絶縁性物質で構成された領域の表面に、表面が絶縁性 物質で構成された部材の表面を貼り合わせる工程と、

前記多孔質単結晶半導体領域をエッチングにより除去する工程と

を有することを特徴とする半導体部材の製造方法。

【請求項50】 前記単結晶半導体はシリコンからなる 請求49に記載の半導体部材の製造方法。

20 【請求項51】 前記多孔質単結晶半導体領域はP型である請求項49に記載の半導体部材の製造方法。

【請求項52】 前記非多孔質単結晶半導体領域の厚さが50ミクロン以下である請求項49に記載の半導体部材の製造方法。

【請求項53】 前記貼り合わせの工程が窒素を含む雰囲気中で行われる請求項49に記載の半導体部材の製造方法。

【請求項54】 前記貼り合わせの工程が窒素を含む雰囲気中での加熱処理を含む請求項49に記載の半導体部材の製造方法。

【請求項55】 前記非多孔質単結晶半導体領域は、エピタキシャル成長により形成される請求項49に記載の 半導体部材の製造方法。

【請求項56】 前記非多孔質単結晶半導体領域は分子線エピタキシャル法、プラズマCVD法、減圧CVD法、光CVD法、液相成長法、バイアス・スパッター法から選ばれる方法によって形成される請求項49に記載の半導体部材の製造方法。

【請求項57】 前記多孔質単結晶半導体領域は陽極化成により形成されたものである請求項49に記載の半導体部材の製造方法。

【請求項58】 前記陽極化成はHF溶液中で行われる 請求項57に記載の半導体部材の製造方法。

【請求項59】 前記非多孔質単結晶半導体領域は中性 あるいはN型である請求項50に記載の半導体部材の製 造方法。

【請求項60】 前記N型のシリコンはプロトン照射またはエピタキシャル成長により形成されている請求項59に記載の半導体部材の製造方法。

50 【請求項61】 前記表面が絶縁性物質で構成された部

材は光透過性材料からなる請求項49に記載の半導体部 材の製造方法。

【請求項62】 前記表面が絶縁性物質で構成された部 材は表面を酸化したシリコン基体である請求項49に記 載の半導体部材の製造方法。

【請求項63】 第1の非多孔質単結晶半導体領域を部分的に多孔質化して多孔質単結晶半導体領域と、第2の 非多孔質単結晶半導体領域を形成する工程と、

該多孔質単結晶半導体領域上に第3の非多孔質単結晶半 導体領域を形成する工程と、

該第3の非多孔質層単結晶半導体領域の表面に、表面が 絶縁性物質で構成された部材の表面を貼り合わせる工程 と、

前記第2の非多孔質単結晶半導体を機械的研磨により除去し、前記多孔質単結晶半導体領域をエッチングにより 除去する工程と、

を有することを特徴とする半導体部材の製造方法。

【請求項64】 前記単結晶半導体はシリコンからなる 請求63に記載の半導体部材の製造方法。

【請求項65】 前記多孔質単結晶半導体領域はP型で 20 ある請求項63に記載の半導体部材の製造方法。

【請求項66】 前記第3の非多孔質単結晶半導体領域 の厚さが50ミクロン以下である請求項63に記載の半 導体部材の製造方法。

【請求項67】 前記貼り合わせの工程が窒素を含む雰囲気中で行われる請求項63に記載の半導体部材の製造方法。

【請求項68】 前記貼り合わせの工程が窒素を含む雰囲気中での加熱処理を含む請求項63に記載の半導体部材の製造方法。

【請求項69】 前記第3の非多孔質単結晶半導体領域は、エピタキシャル成長により形成される請求項63に記載の半導体部材の製造方法。

【請求項70】 前記第3の非多孔質単結晶半導体領域は分子線エピタキシャル法、プラズマCVD法、減圧CVD法、光CVD法、液相成長法、バイアス・スパッター法から選ばれる方法によって形成される請求項63に記載の半導体部材の製造方法。

【請求項71】 前記多孔質単結晶半導体領域は陽極化成により形成されたものである請求項63に記載の半導 40体部材の製造方法。

【請求項72】 前記陽極化成はHF溶液中で行われる 請求項71に記載の半導体部材の製造方法。

【請求項73】 前記第3の非多孔質単結晶半導体領域 は中性あるいはN型である請求項64に記載の半導体部 材の製造方法。

【請求項74】 前記N型のシリコンはプロトン照射またはエピタキシャル成長により形成されている請求項7 3に記載の半導体部材の製造方法。

【請求項75】 前記表面が絶縁性物質で構成された部 50 たはエピタキシャル成長により形成されている請求項8

材は光透過性材料からなる請求項1に記載の半導体部材の製造方法。

【請求項76】 前記表面が絶縁性物質で構成された部 材は表面を酸化したシリコン基体である請求項63に記 載の半導体部材の製造方法。

【請求項77】 第1の非多孔質単結晶半導体領域の一部を多孔質化して多孔質単結晶半導体領域と第2の非多孔質単結晶半導体領域を形成する工程と、

該多孔質単結晶半導体領域上に第3の非多孔質単結晶半 10 導体領域を形成する工程と、

該第3の非多孔質単結晶半導体領域側に絶縁性物質で構成された領域を形成する工程と、

該絶縁絶縁性物質で構成された領域の表面に、表面が絶縁性物質で構成された部材の表面を貼り合わせる工程 と

前記第2の非多孔質単結晶半導体を機械的研磨により除去し、前記多孔質単結晶半導体領域をエッチングにより除去する工程と、

を有することを特徴とする半導体部材の製造方法。

20 【請求項78】 前記単結晶半導体はシリコンからなる 請求項77に記載の半導体部材の製造方法。

【請求項79】 前記多孔質単結晶半導体領域はP型である請求項77に記載の半導体部材の製造方法。

【請求項80】 前記第3の非多孔質単結晶半導体領域の厚さが50ミクロン以下である請求項77に記載の半 導体部材の製造方法。

【請求項81】 前記貼り合わせの工程が窒素を含む雰囲気中で行われる請求項77に記載の半導体部材の製造方法。

30 【請求項82】 前記貼り合わせの工程が窒素を含む雰囲気中での加熱処理を含む請求項77に記載の半導体部材の製造方法。

【請求項83】 前記第3の非多孔質単結晶半導体領域は、エピタキシャル成長により形成される請求項77に記載の半導体部材の製造方法。

【請求項84】 前記第3の非多孔質単結晶半導体領域は分子線エピタキシャル法、プラズマCVD法、減圧CVD法、洗化CVD法、液相成長法、バイアス・スパッター法から選ばれる方法によって形成される請求項77に記載の半導体部材の製造方法。

【請求項85】 前記多孔質単結晶半導体領域は陽極化成により形成されたものである請求項1に記載の半導体部材の製造方法。

【請求項86】 前記陽極化成はHF溶液中で行われる 請求項85に記載の半導体部材の製造方法。

【請求項87】 前記第3の非多孔質単結晶半導体領域 は中性あるいはN型である請求項78に記載の半導体部 材の製造方法。

【請求項88】 前記N型のシリコンはプロトン照射またはエピタキシャル成長により形成されている請求項8

7に記載の半導体部材の製造方法。

【請求項89】 前記表面が絶縁性物質で構成された部材は光透過性材料からなる請求項77に記載の半導体部材の製造方法。

【請求項90】 前記表面が絶縁性物質で構成された部 材は表面を酸化したシリコン基体である請求項77に記 載の半導体部材の製造方法。

【請求項91】 第1の導電型の第1の単結晶半導体領域上に、第2の導電型の第2の単結晶半導体領域を形成する工程と、

前記第1の単結晶半導体領域を多孔質化して多孔質単結 晶半導体領域を形成する工程と、

前記第2の単結晶半導体領域の表面に、表面が絶縁性物質で構成された部材の表面を貼り合わせる工程と、

前記多孔質単結晶半導体領域をエッチングにより除去する工程と、

を有することを特徴とする半導体部材の製造方法。

【請求項92】 前記単結晶半導体はシリコンからなる 請求91に記載の半導体部材の製造方法。

【請求項93】 前記第1の非単結晶半導体領域はP型 20である請求項91に記載の半導体部材の製造方法。

【請求項94】 前記貼り合わせの工程が窒素を含む雰囲気中での加熱処理を含む請求項91に記載の半導体部材の製造方法。

【請求項95】 前記貼り合わせの工程が窒素を含む雰囲気中で行われる請求項91に記載の半導体部材の製造方法。

【請求項96】 前記第2の非多孔質単結晶半導体領域は、エピタキシャル成長により形成される請求項91に記載の半導体部材の製造方法。

【請求項97】 前記第2の非多孔質単結晶半導体領域は分子線エピタキシャル法、プラズマCVD法、減圧CVD法、光CVD法、液相成長法、バイアス・スパッター法から選ばれる方法によって形成される請求項91に記載の半導体部材の製造方法。

【請求項98】 前記多孔質単結晶半導体領域は陽極化成により形成されたものである請求項91に記載の半導体部材の製造方法。

【請求項99】 前記陽極化成はHF溶液中で行われる 請求項98に記載の半導体部材の製造方法。

【請求項100】 前記第2の非多孔質単結晶半導体領域は中性あるいはN型である請求項92に記載の半導体部材の製造方法。

【請求項101】 前記N型のシリコンはプロトン照射またはエピタキシャル成長により形成されている請求項100に記載の半導体部材の製造方法。

【請求項102】 前記表面が絶縁性物質で構成された 部材は光透過性材料からなる請求項91に記載の半導体 部材の製造方法。

【請求項103】 前記表面が絶縁性物質で構成された 50

部材は表面を酸化したシリコン基体である請求項91に 記載の半導体部材の製造方法。

【請求項104】 第1の導電型の第1の単結晶半導体 領域上に、第2の導電型の第2の単結晶半導体領域を形 成する工程と、

前記第1の単結晶半導体領域を多孔質化して多孔質単結 晶半導体領域を形成する工程と、

前記第2の単結晶半導体領域側に絶縁性物質で構成され た領域を形成する工程と、

10 前記絶縁性物質で構成された領域の表面に、表面が絶縁 性物質で構成された部材を貼り合わせる工程と、

前記多孔質単結晶半導体領域をエッチングにより除去する工程と、

を有することを特徴とする半導体部材の製造方法。

【請求項105】 前記単結晶半導体はシリコンからなる請求104に記載の半導体部材の製造方法。

【請求項106】 前記第1の非単結晶半導体領域はP型である請求項104に記載の半導体部材の製造方法。

【請求項107】 前記非多孔質単結晶半導体領域の厚 さが50ミクロン以下である請求項104に記載の半導 体部材の製造方法。

【請求項108】 前記貼り合わせの工程が窒素を含む 雰囲気中で行われる請求項104に記載の半導体部材の 製造方法。

【請求項109】 前記貼り合わせの工程が窒素を含む 雰囲気中での加熱処理を含む請求項104に記載の半導 体部材の製造方法。

【請求項110】 前記第2の非多孔質単結晶半導体領域は、エピタキシャル成長により形成される請求項10 30 4に記載の半導体部材の製造方法。

【請求項111】 前記第2の非多孔質単結晶半導体領域は分子線エピタキシャル法、プラズマCVD法、滅圧CVD法、光CVD法、液相成長法、バイアス・スパッター法から選ばれる方法によって形成される請求項104に記載の半導体部材の製造方法。

【請求項112】 前記多孔質単結晶半導体領域は陽極 化成により形成されたものである請求項104に記載の 半導体部材の製造方法。

【請求項113】 前記陽極化成はHF溶液中で行われ 40 る請求項104に記載の半導体部材の製造方法。

【請求項114】 前記第2の非多孔質単結晶半導体領域は中性あるいはN型である請求項105に記載の半導体部材の製造方法。

【請求項115】 前記N型のシリコンはプロトン照射 またはエピタキシャル成長により形成されている請求項 114に記載の半導体部材の製造方法。

【請求項116】 前記表面が絶縁性物質で構成された 部材は光透過性材料からなる請求項104に記載の半導 体部材の製造方法。

【請求項117】 前記表面が絶縁性物質で構成された

部材は表面を酸化したシリコン基体である請求項104 に記載の半導体部材の製造方法。

【請求項118】 多孔質単結晶半導体領域上に非多孔 質単結晶半導体領域を配した第1の部材と、

前記非多孔質単結晶半導体領域の表面に、絶縁性物質で 構成された表面が貼り合わせられた第2の部材と、

を有することを特徴とする半導体部材

【請求項119】 前記単結晶半導体はシリコンからな る請求項118に記載の半導体部材の製造方法。

【請求項120】 前記多孔質単結晶半導体領域はP型 10 2. 対放射線耐性に優れている である請求項118に記載の半導体部材。

【請求項121】 前記非多孔質単結晶半導体領域の厚 さが50ミクロン以下である請求項118に記載の半導 体部材の製造方法。

【請求項122】 多孔質単結晶半導体領域上に非多孔 質単結晶半導体領域と、絶縁性物質で構成された領域と をこの順に配した第1の部材と、

前記絶縁性物質で構成された領域の表面に、絶縁性物質 で構成された領域を介して貼り合わせられた第2の部材 ٤,

を有することを特徴とする半導体部材。

【請求項123】 前記単結晶半導体はシリコンからな る請求項122に記載の半導体部材。

【請求項124】 前記多孔質単結晶半導体領域はP型 である請求項122に記載の半導体部材。

【請求項125】 前記非多孔質単結晶半導体領域の厚 さが50ミクロン以下である請求項122に記載の半導 体部材の製造方法。

【請求項126】 絶縁性物質で構成された領域上に非 多孔質シリコン単結晶半導体領域を配した半導体部材で 30 あって、

前記非多孔質シリコン単結晶半導体領域における転移欠 陥密度が2. 0×10⁴/cm²以下、キャリアーのライ フタイムが 5. 0×10⁻⁴ sec以上であることを特徴 とする半導体部材。

【請求項127】 絶縁性物質で構成された領域上に非 多孔質シリコン単結晶半導体領域を配した半導体部材で あって、

前記非多孔質シリコン単結晶半導体領域における転移欠 陥密度が2. 0×10⁴/c m²以下、キャリアーのライ 40 フタイムが 5. 0×10-4 sec以上であり、且つ、前 記シリコン単結晶半導体領域の厚みの最大値と最小値の 差が前記最大値の10%以下であることを特徴とする半 導体部材。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体部材及び半導体 部材の製造方法に関する。更に詳しくは、誘電体分離あ るいは、絶縁物上の単結晶半導体層に作成される電子デ バイス、集積回路に適する半導体部材及び半導体部材の 50 製造方法に関する。

[0002]

【従来の技術】絶縁物上の単結晶SI半導体層の形成 は、シリコン オン インシュレーター (SOI) 技術 として広く知られ、通常のSi集積回路を作製するバル クSi基体では到達し得ない数々の優位点をSOI技術 を利用したデバイスが有することから多くの研究がなさ れてきた。すなわち、SOI技術を利用することで、

10

- 1. 誘電体分離が容易で高集積化が可能
- - 3. 浮遊容量が低減され高速化が可能
 - 4. ウエル工程が省略できる
 - 5. ラッチアップを防止できる
 - 6. 薄膜化による完全空乏型電界効果トランジスタが可

等の優位点が得られる。

【0003】上記したようなデバイス特性上の多くの利 点を実現するために、ここ数十年に渡り、SOI構造の 形成方法について研究されてきている。この内容は、例 20 えば以下の文献にまとめられている。

[0004] Special Issue: "Sin gle-crystalsilicon on non -single-crystal insulator s"; edited by G. W. Cullen, J ournal of Crystal Growth, volume 63, no 3, pp $429 \sim 590$ (1983). また、古くは、単結晶サファイア基体上 に、SiをCVD(化学気相法)で、ヘテロエピタキシ ーさせて形成するSOS (シリコンオン サファイア) が知られている。これは、最も成熟したSOI技術とし て一応の成功を収めはしたが、Si層と下地サファイア 基体界面の格子不整合により大量の結晶欠陥、サファイ ア基体からのアルミニュームのSi層への混入、そして 何よりも基体の高価格と大面積化への遅れにより、その 応用の広がりが妨げられている。比較的近年には、サフ ァイア基体を使用せずにSOI構造を実現しようという 試みが行われている。この試みは、次の3つに大別され る。

【0005】(1)Si単結晶基体を表面酸化後に、窓 を開けてSi基体を部分的に表出させ、その部分をシー ドとして横方向へエピタキシャル成長させ、SiO2上 へSi単結晶層を形成する。(この場合には、SiO2 上にSi層の堆積をともなう。)

- (2) Si単結晶基体そのものを活性層として使用し、 その下部にSiO2を形成する。(この方法は、Si層 の堆積をともなわない。)
- (3) Si単結晶基体上へSiのエピタキシャル成長を 行った後に、絶縁分離を行うもの。(この方法は、Si 層の堆積をともなう。)

[0006]

【発明が解決しようとする課題】上記(1)を実現する 手段として、CVDにより、直接、単結晶層Siを横方 向エピタキシャル成長させる方法、非晶質Siを堆積し て、熱処理により固相横方向エピタキシャル成長させる 方法、非晶質あるいは、多結晶Si層に電子線、レーザ 一光等のエネルギービームを収束して照射し、溶融再結 晶により単結晶層をSiO₂上に成長させる方法、そし て、棒状ヒーターにより帯状に溶融領域を走査する方法 (Zone melting recrystalli zation)が知られている。これらの方法にはそれ 10 ぞれ一長一短があるが、その制御性、生産性、均一性、 品質に多大の問題を残しており、いまだに、工業的に実 用化したものはない。例えばCVD法は平担薄膜化する には、犠牲酸化が必要となり、固相成長法ではその結晶 性が悪い。また、ビームアニール法では、収束ビーム走 査による処理時間と、ビームの重なり具合、焦点調整な どの制御性に問題がある。このうち、Zone Mel ting Recrystallization法がも っとも成熟しており、比較的大規模な集積回路も試作さ れてはいるが、依然として、点欠陥、線欠陥、面欠陥 20

【0007】上記(2)の方法であるSi基体をエピタ キシャル成長の種子として用いない方法について、例え ば以下の方法が挙げられる。

ャリアーデバイスを作成するにいたってない。

(亜粒界) 等の結晶欠陥は、多数残留しており、少数キ

【0008】1. V型の溝が表面に異方性エッチングさ れたSi単結晶基体に酸化膜を形成し、該酸化膜上に多 結晶Si層をSi基体と同じ程度に厚く堆積した後、S i基体の裏面から研磨によって、厚い多結晶Si層上に V溝に囲まれて誘電分離されたSi単結晶領域を形成す 30 る。この手法に於ては、結晶性は、良好であるが、多結 晶Siを数百ミクロンも厚く堆積する工程、単結晶Si 基体を裏面より研磨して分離したSi活性層のみを残す 工程に、制御性、と生産性の点から問題がある。

【0009】2. サイモックス (SIMOX: Sepa ration by ion-implanted o xygen)と称されるSI単結晶基体中に酸素のイオ ン注入によりSіО2層を形成する方法であり、S1プ ロセスと整合性が良いため現在もっとも成熟した手法の 一つである。しかしながら、S i O2層形成をするため 40 には、酸素イオンを 1 0¹⁸ i o n s / c m²以上も注入 する必要があるが、その注入時間は長大であり、生産性 は高いとはいえず、又、ウエハーコストは高い。更に、 結晶欠陥は多く残存し、工業的に見て、少数キャリヤー デバイスを作製できる充分な品質に至っていない。

【0010】3. 多孔質Siの酸化による誘電体分離に よりSOI構造を形成する方法。この方法は、P型Si 単結晶基体表面にN型Si層をプロトンイオン注入、 (イマイ他、J. Crystal Growth, Vo 63,547(1983)) もしくは、エピタキシ 50 と、を有することを特徴とする。

ャル成長とパターニングによって島状に形成し、表面よ り、Si島を囲むようにHF溶液中の陽極化成法により P型S i 基体のみを多孔質化したのち、増速酸化により N型Si島を誘電体分離する方法である。本方法では、 分離されているSi領域は、デバイス工程のまえに決定 されており、デバイス設計の自由度を制限する場合があ るという問題点がある。

12

【0011】上述の(3)の方法として、特開昭55-16464号公報に記載されているものは、p型Siウ エハー上にN型単結晶Si層を形成し、その上にN型不 純物の酸化物を含むガラス層を設け、このガラス層と、 別のシリコンウエハー上に設けたN型不純物の酸化物を 含むガラス層とを熱処理により貼り合わせる工程を有す るものである。そして該貼り合わせ工程に次いでP型S iウエハーを多孔質化した後、該多孔質層を酸化し、エ ッチングにより多孔質層を除去してSOI構造を形成す るというものである。

【0012】又、特許出願公告53-45675号公報 には、シリコン単結晶ウエハーを多孔質化させた後、こ れを酸化して多孔質層を髙抵抗化させ、該多孔質層シリ コン層上に単結晶Si層を形成し、単結晶Si層の一部 を単結晶Si領域を取り囲むように多孔質化及び高抵抗 化させて単結晶Si層を分離させることが開示されてい

【0013】これらの公報に記載された方法は、いずれ も多孔質層を酸化させる工程を含んでおり、多孔質層は 酸化によって、膨張するため、単結晶Si層に歪みの影 響を及ぼす場合があり、これらの方法では必ずしも定常 的に良質な単結晶Si層を絶縁体上に形成できるという わけではなかった。

【0014】 (発明の目的) 本発明は、上記したような 問題点及び上記したような要求に答え得る半導体部材及 び該部材を製造する方法を提供することを目的とする。

【0015】また、本発明の別の目的は、絶縁体上に結 晶性が単結晶ウエハー並びに優れた単結晶層を有する半 導体部材を提供すること、及び該部材を得るうえで、生 産性、均一性、制御性、経済性の面においても優れた方 法を提供することである。

【0016】本発明の更に別の目的は、SOI構造の大 規模集積回路を作製する際にも、高価なSOSや、SI MOXの代替するに足り得る優れた特性を有する半導体 部材及び該部材を短時間に経済性よく製造する方法を提 供することである。

【0017】本発明の半導体部材の好ましいものは以下 のとおりである。

【0018】本発明の半導体部材は、多孔質単結晶半導 体領域上に非多孔質単結晶半導体領域を配した第1の部 材と、前記非多孔質単結晶半導体領域の表面に、絶縁性 物質で構成された表面が貼り合わせられた第2の部材 【0019】又、別に、多孔質単結晶半導体領域上に非多孔質単結晶半導体領域と、絶縁性物質で構成された領域とをこの順に配した第1の部材と、前記絶縁性物質で構成された領域を介して貼り合わせられた第2の部材と、を有することを特徴とする。

【0020】又、別に、絶縁物質で構成された領域上に非多孔質シリコン単結晶半導体領域を配した半導体部材であって、前記非多孔質シリコン単結晶半導体領域における転移欠陥密度が $2.0\times10^4/c\,\mathrm{m}^2$ 以下、キャリ 10アーのライフタイムが $5.0\times10^{-4}\,\mathrm{s}\,\mathrm{e}\,\mathrm{c}\,\mathrm{U}$ 上であることを特徴とする。

【0021】又、別に、絶縁性物質で構成された領域上に非多孔質シリコン単結晶半導体領域を配した半導体部材であって、前記非多孔質シリコン単結晶半導体領域における転移欠陥密度が $2.0\times10^4/c$ m²以下、キャリアーのライフタイムが 5.0×10^{-4} s e c 以上であり、且つ、前記シリコン単結晶半導体領域の厚みの最大値と最小値の差が前記最大値の15%以下であることを特徴とする。

【0022】本発明の半導体部材の製造方法の好ましいものは以下のとおりである。

【0023】本発明の半導体部材の製造方法は、多孔質 単結晶半導体領域上に非多孔質単結晶半導体領域を配し た部材を形成し、前記非多孔質単結晶半導体領域の表面 に、表面が絶縁性物質で構成された部材の表面を貼り合 わせた後、前記多孔質単結晶半導体領域をエッチングに より除去することを特徴とする。

【0024】又、別に、多孔質単結晶半導体領域上に非 多孔質単結晶半導体領域を配した部材を形成し、前記部 30 材の非多孔質層単結晶半導体側に絶縁性物質で構成され た領域を形成した後、前記絶縁性物質で構成された領域 の表面に、表面が絶縁性物質で構成された部材の表面を 貼り合わせ、前記多孔質単結晶半導体領域をエッチング により除去することを特徴とする。

【0025】又、別に、非多孔質単結晶半導体部材を多 孔質化して多孔質単結晶半導体領域を形成する工程と、 該多孔質単結晶半導体領域上に非多孔質単結晶半導体領 域を形成する工程と、該非多孔質単結晶半導体領域の表 面に、表面が絶縁性物質で構成された部材を貼り合わせ 40 る工程と、前記多孔質単結晶半導体領域をエッチングに より除去する工程と、を有することを特徴とする。

【0026】又、別に、非多孔質単結晶半導体部材を多 孔質化して多孔質単結晶半導体領域を形成する工程と、 該多孔質単結晶半導体領域上に非多孔質単結晶半導体領域 域を形成する工程と、該非多孔質単結晶半導体領域側に 絶縁性物質で構成された領域を形成する工程と、該絶縁 性物質で構成された領域の表面に、表面が絶縁性物質で 構成された部材の表面を貼り合わせる工程と、前記多孔 質単結晶半導体領域をエッチングにより除去する工程 50 14

と、を有することを特徴とする。

【0027】又、別に、第1の非多孔質単結晶半導体領域を部分的に多孔質化して多孔質単結晶半導体領域と、第2の非多孔質単結晶半導体領域上に第3の非多孔質単結晶半導体領域を形成する工程と、該多孔質単結晶半導体領域を形成する工程と、該第3の非多孔質層単結晶半導体領域の表面に、表面が絶縁性物質で構成された部材の表面を貼り合わせる工程と、前記第2の非多孔質単結晶半導体を研削により除去し、前記多孔質単結晶半導体領域をエッチングにより除去する工程と、を有することを特徴とする。

【0028】又、別に、第1の非多孔質単結晶半導体領域の一部を多孔質化して多孔質単結晶半導体領域と第2の非多孔質単結晶半導体領域を形成する工程と、該多孔質単結晶半導体領域上に第3の非多孔質単結晶半導体領域を形成する工程と、該第3の非多孔質単結晶半導体領域側に絶縁性物質で構成された領域を形成する工程と、該絶縁性物質で構成された領域の表面に、表面が絶縁性物質で構成された部材の表面を貼り合わせる工程と、前記第2の非多孔質単結晶半導体領域をエッチングにより除去し、前記多孔質単結晶半導体領域をエッチングにより除去する工程と、を有することを特徴とする。

【0029】又、別に、第1の導電型の第1の単結晶半 導体領域上に、第2の導電型の第2の単結晶半導体領域 を形成する工程と、前記第1の単結晶半導体領域を多孔 質化して多孔質単結晶半導体領域を形成する工程と、前 記第2の単結晶半導体領域の表面に、表面が絶縁性物質 で構成された部材の表面を貼り合わせる工程と、前記多 孔質単結晶半導体領域をエッチングにより除去する工程 と、を有することを特徴とする。

【0030】又、別に、第1の導電型の第1の単結晶半導体領域上に、第2の導電型の第2の単結晶半導体領域を形成する工程と、前記第1の単結晶半導体領域を多孔質化して多孔質単結晶半導体領域を形成する工程と、前記第2の単結晶半導体領域側に絶縁性物質で構成された領域を形成する工程と、前記絶縁性物質で構成された領域の表面に、表面が絶縁性物質で構成された部材を貼り合わせる工程と、前記多孔質単結晶半導体領域をエッチングにより除去する工程と、を有することを特徴とする。

[0031]

【作用】本発明の半導体部材は、絶縁物上にキヤリアライフタイムが大きく、欠陥の極めて少ない単結晶半導体領域を、優れた膜厚の均一性をもって有するものであり、種々の半導体デバイスに応用可能なものである。 又、本発明の半導体部材は高速応答が可能で、信頼性に富んだ半導体デバイスに応用可能である。又、本発明の半導体部材は高価なSOSやSIMOXの代替足り得るものである。

【0032】本発明の半導体部材の製造方法は、絶縁物

上に結晶性が単結晶ウエハー並に優れたSi結晶層を得るうえで、生産性、均一性、制御性、経済性の面において卓越した方法を提供するものである。

【0033】更に、本発明の半導体部材の製造方法によれば、従来のSOIデバイスの利点を実現し、応用可能な半導体部材の製造方法を提供することができる。

【0034】また、本発明の半導体部材の製造方法によれば、SOI構造の大規模集積回路を作製する際にも、高価なSOSや、SIMOXの代替足り得る半導体部材の製造方法を提供することができる。

【0035】本発明の半導体部材の製造方法は、実施例にも詳細に記述したように、処理を短時間に効率良く行うことが可能となり、その生産性と経済性に優れている。

[0036]

【実施態様例】以下、半導体材料としてシリコンを例に 挙げ、具体的に本発明を説明するが、本発明における半 導体材料はシリコンのみに何等限定されるものではな い。

【0037】多孔質Si層には、透過電子顕微鏡による 20 観察によれば、平均約600Å程度の径の孔が形成され ており、その密度は単結晶Sic比べると、半分以下に なるにもかかわらず、単結晶性は維持されている。単結 晶とは、任意の結晶軸に注目したとき、試料のどの部分 においてもその向きが同一であるような結晶質固体をい うが、本発明で使用する多孔質層は孔はあいてはいるも のの、結晶質領域の結晶軸は、どの部分でも方向が同一 であり、単結晶である。そして、多孔質層の上へ単結晶 Si層をエピタキシャル成長させることは、可能であ る。但し、温度1000℃以上では、内部の穴の周囲に 30 位置する原子の再配列が起こり、増速エッチングの特性 が損なわれることがある。このため、本発明においてS i層のエピタキシャル成長には、分子線エピタキシャル 成長、プラズマCVD、減圧CVD法、光CVD、バイ アス・スパッタ法、液相成長法等の低温成長可能な結晶 成長法が好適に用いられる。

【0038】多孔質層はその内部に多量の空隙が形成されてために、密度が半分以下に減少し得る。その結果、単位体積あたりの表面積(比表面積)が飛躍的に増大するため、その化学エッチング速度は、通常の非多孔質単 40 結晶層のエッチング速度に比べて著しく増速される。本発明は前述した多孔質化した半導体の2つの特性、即ち単結晶性が維持され、前記多孔質化した半導体基体上に非多孔質半導体単結晶をエピタキシャル成長し得ること、及び非多孔質単結晶と比較して著しくエッチング速度が速いこと、を利用するものであり、絶縁性材料表面を有する基体上に高品質の非多孔質半導体単結晶層を短時間に形成し得る。

【0039】多孔質層は、下記の理由により、N型Si 表面に該酸化層24を表面に持つSi基体23を貼り合層よりもP型Si層に形成されやすい。まず多孔質Si 50 わせる。この後に、図1(c)に示すように、多孔質S

は、Uhlir等によって1956年に半導体の電解研磨の研究過程に於て発見された(A. Uhlir, Be

11 Syst. Tech. J., vol 35, p.
333 (1956)).

16

【0040】ウナガミ等は、陽極化成におけるSio溶解反応を研究し、HF溶液中のSio陽極反応には正孔が必要であり、その反応は、次のようであると報告している(T. ウナガミ: J. Electrochem. Soc., vol. 127, p. 476 (1980))。【0041】即ち、

 $S i + 2HF + (2-n) e^{+} \rightarrow S i F_{2} + 2H^{+} + n e^{-}$ $S i F_{2} + 2HF \rightarrow S i F_{4} + H_{2}$

 $SiF_4 + 2HF \rightarrow H_2SiF_6$

または

 $Si+4HF+(4-\lambda) e^{+} \rightarrow SiF_4+4H^{+} + \lambda e^{-}$ $SiF_4+2HF \rightarrow H_2SiF_6$

【0042】ここで e^+ 及び e^- はそれぞれ、正孔と電子を表わしている。また、n及び λ はそれぞれシリコン1原子が溶解するために必要な正孔の数であり、n>2又は $\lambda>4$ なる条件が満たされた場合に多孔質シリコンが形成されるとしている。

【0043】以上のことから、正孔の存在するP型シリコンは、逆特性のN型シリコンよりも多孔質化されやすい。この多孔質化における、選択性は長野ら及び、イマイによって実証されている(長野、中島、安野、大中、梶原;電子通信学会技術研究報告、vol 79, SSD 79-9549(1979), (K. イマイ;Solid-State Ekectronics Vol 24, 159(1981))。しかし、条件の設定によってはN型シリコンをも多孔質化することができる。

【0044】以下、図面を参照しながら、本発明を具体的に説明する。

【0045】 [実施態様例1] P型基体の全てを多孔質化し、単結晶層をエプタキシャル成長させて半導体基体を得る方法について説明する。

【0046】図1(a)に示すように、先ず、P型Si単結晶基体を用意して、その全部を多孔質化する。前述の低温成長可能な結晶成長法により、多孔質化した基体表面にエピタキシャル成長を行ない、薄膜単結晶層22を形成する。前記P型Si基体は、HF溶液を用いた陽極化成法によって、多孔質化させる。この多孔質Si層21は、単結晶Siの密度2.33g/cm³に比べて、その密度をHF溶液濃度を $50\sim20\%$ に変化させることで密度 $1.1\sim0.6$ g/cm³の範囲に変化させることができる。

【0047】次いで、図1(b)に示すように、もう一つのSi基体23を用意して、その表面に酸化層24を形成した後、多孔質Si基体21上の単結晶Si層22表面に該酸化層24を表面に持つSi基体23を貼り合わせる。この後に、図1(c)に示すように、多孔質S

孔質半導体基体を除いてエッチング防止材料で覆っても

18

i基体21を全部エッチング除去してSiO2層24上 に薄膜化した単結晶シリコン層 2 2 を残存させ形成す る。本発明においては、多孔質半導体層に酸化処理を施 すことなく多孔質半導体層をエッチング除去するため、 多孔質半導体層の酸化膨張が防げ、エピタキシャル成長 した単結晶層への歪みの影響を防ぐことができる。この 方法によれば、絶縁物である酸化Si層24上に結晶性 がシリコンウエハーと同等な単結晶Si層22が、平坦 に、しかも均一に薄層化されて、ウエハー全域に、大面 積に形成される。こうして得られた半導体基体は、絶縁 10 分離された電子素子作製という点においても、好適に使 用することができる。

【0048】ここで多孔質半導体基体上に形成する非多 孔質半導体結晶層の層厚は薄膜半導体デバイスを前記半 導体単結晶層を形成するために、好ましくは50μm以 下、より好ましくは20μm以下とするのが望ましい。

【0049】また、前記非多孔性半導体単結晶と絶縁性 材料表面を有する基体との貼り付けは窒素、不活性ガス 又はこれ等の混合気体雰囲気中、あるいは不活性ガス又 は窒素を含有する雰囲気中にて行うことが好ましく、更 20 に加熱状態で行うことが望ましい。

【0050】前記絶縁性材料表面を有する基体上に貼り 合わせられた前記非多孔性半導体単結晶層を残して前記 多孔質化した半導体基体を選択的にエッチングするエッ チャントとしては例えば水酸化ナトリウム水溶液、水酸 化カリウム水溶液、フッ酸ー硝酸ー酢酸混合溶液等のエ ッチャントが挙げられる。

【0051】また、本発明で用いることのできる絶縁性 材料を有する基体とは、少なくともその表面が絶縁性材 料で構成されたもの、あるいは基体全体が絶縁性材料で 30 構成されたものであってもよい。表面が絶縁性材料で構 成された基体の例としては、単結晶または多結晶のシリ コン基体の表面を酸化したもの、導電性または半導体性 の基体表面に酸化物、窒化物、ホウ化物等の絶縁材料の 層を形成したものなどが挙げられる。また、基体全体が 絶縁性材料で構成された基体の具体的な例としては、石 英ガラス、焼結アルミナ、等の絶縁材料からなる基体が 挙げられる。

【0052】ところで、本実施態様例1においては、多 孔質半導体基体上に非多孔質半導体単結晶層を形成する 40 例を示したが、本発明は前記の実施態様例1の形態にの み限定されるのではなく、多孔質化され難い材料(例え ばN型シリコン)からなる単結晶層と多孔質化されやす い材料(例えばP型シリコン)からなる層とを有する基 体に多孔質化処理を行い、非多孔性半導体単結晶層を有 する多孔質半導体基体を形成しても良い。

【0053】また、多孔質半導体基体をエッチングによ り除去する工程において、非多孔性半導体単結晶層及び 絶縁性材料表面を有する基体がエッチャントにより悪影 響を受けることがないように、エッチング処理の際、多 50 本実施態様例においても、実施態様例1と同様な性能の

【0054】このように形成された絶縁物上の非多孔性 単結晶層はキャリアーのライフタイムに関して5.0× 10⁻⁴ sec以上のものとなり得、SIMOXで得られ る半導体単結晶層に比べて貫通転移等の結晶欠陥の著し く少ないものであると共に、半導体単結晶層の層厚の分 布も極めて小さいものである。

【0055】具体的には、転移欠陥密度は、2×10⁴ /cm²以下となり、半導体単結晶層の層厚に関しては 半導体単結晶層表面の面積20cm²~500cm²(2 インチウエハー~10インチウエハー)の範囲内におい て、半導体単結晶層の厚みの最大値と厚みの最小値の差 を厚みの最大値に対して10%以下に抑えることができ

【0056】以下、他の実施熊様例を示す。

【0057】 [実施態様例2] 以下、実施態様例2を図 2を参照しながら詳述する。

【0058】先ず、図2(a)に示されるように種々の 薄膜成長法によるエピタキシャル成長により低不純物濃 度層122を形成する。或いは、P型S1単結晶基体1 21の表面をプロトンをイオン注入してN型単結晶層1 22を形成する。

【0059】次に、図2(b)に示されるようにP型S i 単結晶基体121を裏面よりHF溶液を用いた陽極化 成法によって、多孔質Si基体123に変質させる。こ の多孔質Si層123は、単結晶Siの密度2.33g / c m³ に比べて、その密度をHF溶液濃度を 5 0 ~ 2 0%に変化させることで密度1.1~0.6g/cm3 の範囲に変化させることができる。この多孔質層は、上 述したように、P型基体に形成される。

【0060】図2(c)に示すように、もう一つのSi 基体124を用意して、その表面に酸化層125を形成 した後、多孔質Si基体123上の単結晶Si層122 表面に該酸化層125を表面に持つSi基体124を貼 り合わせる。

【0061】この後に、多孔質Si基体123を全部工 ッチングしてSiO2層125上に薄膜化した単結晶シ リコン層122を残存させ半導体基体を形成する。

【0062】この方法によれば、絶縁物である酸化層1 25上に結晶性がシリコンウエハーと同等な単結晶Si 層122が、平坦に、しかも均一に薄層化されて、ウエ ハー全域に、大面積に形成される。

【0063】こうして得られた半導体基体は、絶縁分離 された電子素子作製という点においても、好適に使用す ることができる。

【0064】以上実施態様例2は、多孔質化を行う前に P型基体にN型層を形成し、その後、陽極化成により選 択的に、P型基体のみを多孔質化する方法の例である。

半導体単結晶層を有する半導体基体が得られる。

【0065】「実施態様例3] 図3 (a) に示すよう に、先ず、P型Si単結晶基体を用意して、その全部を 多孔質化する。種々の成長法により、エピタキシャル成 長を多孔質化した基体表面に行い、薄膜単結晶層12を 形成する。

【0066】図3(b)に示すように、もう一つのSi 基体13を用意して、その表面に酸化層14を形成した 後、多孔質Si基体11上の単結晶Si層12表面に酸 化層14を表面に持つSi基体を貼り合わせる。

【0067】次に、図3(b)に示すように、エッチン グ防止膜として、Si3N4層5を、貼り合わせた2枚の シリコンウエハー全体を被覆して堆積させる。次いで図 3 (c) に示したように、多孔質シリコン基体の表面上 のSi₃N₄層を除去する。他のエッチング防止膜材料と してSi₃N₄の代わりに、アピエゾンワックスを用いて も良い。この後に、多孔質Si基体11を全部エッチン グしてSiO2層14上に薄膜化した単結晶シリコン層 12を残存させ半導体基体を形成する。

体が示される。 すなわち、図3(b) におけるエッチン グ防止膜としてのSi3N4層15を除去することによっ て、絶縁物であるSiO2層14を介したSi基体13 上に結晶性がシリコンウエハーと同等な単結晶Si層2 が、平坦に、しかも均一に薄層化されて、ウエハー全域 に、大面積に形成される。こうして得られた半導体基体 は、絶縁分離された電子素子作製という点から見ても好 適に使用することができる。本実施態様例においても、 実施態様例1と同様な性能の半導体単結晶層を有する半 導体基体が得られる。

【0069】 [実施態様例4] 以下、本発明の実施態様 例4を図4を参照しながら詳述する。

【0070】先ず、図4(a)に示されるように種々の 薄膜成長法によるエピタキシャル成長により低不純物濃 度層112を形成する。或いは、P型S1単結晶基体1 11の表面をプロトンをイオン注入してN型単結晶層1 12を形成する。

【0071】次に、図4(b)に示されるようにP型S i 単結晶基体 1 1 1 を裏面よりHF溶液を用いた陽極化 の多孔質Si層113は、単結晶Siの密度2. 33g /cm³に比べて、その密度をHF溶液濃度を50~2 0%に変化させることで密度1.1~0.6g/cm³ の範囲に変化させることができる。この多孔質層113 は、上述したように、P型基体に形成される。

【0072】図4(c)に示すように、もう一つのSi 基体114を用意して、その表面に酸化層115を形成 した後、多孔質Si基体113上の単結晶Si層112 表面に酸化層115を表面に持つSi基体114を貼り 合わせる。

20

【0073】ここで、図4(c)に示すように、エッチ ング防止膜116として、Si3N4層116を、貼り合 わせた2枚のシリコンウエハー全体を被覆して堆積させ る。次いで図4(c)に示したように、多孔質シリコン 基体の表面上のSi₃ № 層を除去する。他のエッチング 防止膜116としてSi3N4の代わりに、アピエゾンワ ックスなどの耐エッチング性に優れた材料を用いても良 い。この後に、多孔質Si基体113を全部エッチング してSiO2層115上に薄膜化した単結晶シリコン層 10 112を残存させ半導体基体を形成する。図4(d)に は本発明で得られる半導体層を有する基体が示される。 すなわち、図4(c)に示したエッチング防止膜116 としてのSi®N4層116を除去することによって、絶 縁物であるSiO₂層115上に結晶性がシリコンウエ ハーと同等な単結晶SI層112が、平坦に、しかも均 一に薄層化されて、ウエハー全域に、大面積に形成され る。

【0074】こうして得られた半導体基体は、エッチャ ントによる悪影響も受けることなく、絶縁分離された電 【 $0\ 0\ 6\ 8$ 】図 $3\ (c)$ には本発明で得られる半導体基 20 子素子作製という点においても好適に使用することがで きる。又、本実施態様例で得られる半導体基体は、実施 態様例1のものと同様な性能のものである。

> 【0075】 [実施態様例5] 図5 (a) に示すよう に、先ず、P型Si単結晶基体を用意して、その全部を 多孔質化する。種々の成長法により、エピタキシャル成 長を多孔質化した基体表面に行い、薄膜単結晶層32を 形成する。

【0076】図5(b)に示すように、もう一つのSi 基体33を用意して、その表面に酸化層34を形成した 後、多孔質Si基体31上の単結晶Si層32上に形成 した酸化層36表面に、該酸化層34を表面に持つSi 基体33を貼り合わせる。この貼り合わせ工程は、洗浄 した表面同志を密着させ、その後、不活性ガス雰囲気あ るいは、窒素雰囲気中で加熱することによって行われ る。又、酸化層34は、最終的な活性層である非多孔質 単結晶層32の界面準位を低減させるために形成する。 図5(b)に示すように、エッチング防止膜として、S 13 N4 層35を堆積させて、貼り合わせた2枚のシリコ ンウエハー全体を被覆する。次いで図5(c)に示すよ 成法によって、多孔質S i 基体1 1 3 に変質させる。こ 40 うに、多孔質シリコン基体3 1 の表面上の3 1 1 3 1 4 1 3 15を除去する。他のエッチング防止膜材料としてS i 3 N4の代わりに、アピエゾンワックスなどを用いても良 い。この後に、多孔質Si基体31を全部エッチングし てSiO₂層上に薄膜化した単結晶シリコン層32を残 存させ半導体基体を形成する。

【0077】図5(c)には本発明で得られる半導体層 を有する基体が示される。すなわち、図5(b)に示し たエッチング防止膜としてのSi3N4層35を除去する ことによって、Si〇2層34、36を介してSi基体 50 33上に結晶性がシリコンウエハーと同等な単結晶Si

層32が、平坦に、しかも均一に薄層化されて、ウエハー全域に、大面積に形成される。こうして得られた半導体基体は、絶縁分離された電子素子作製という点においても好適に使用することができる。又、本実施態様例で得られる半導体基体は、実施態様例1のものと同様な性能のものである。

【0078】 [実施態様例6] 以下、本発明の実施態様例6を図6を参照しながら詳述する。

【0079】先ず、図6(a)に示されるように種々の 薄膜成長法によるエピタキシャル成長により低不純物濃 10 度層132を形成する。或いは、P型Si単結晶基体1 31の表面をプロトンをイオン注入してN型単結晶層1 32を形成する。

【0080】次に、図6(b)に示されるようにP型Si単結晶基体131を裏面よりHF溶液を用いた陽極化成法によって、多孔質Si基体133に変質させる。この多孔質Si層133は単結晶Siの密度2.33g/cm³に比べて、その密度をHF溶液濃度を50~20%に変化させることで密度1.1~0.6g/cm³の範囲に変化させることができる。この多孔質層は、上述20したように、P型基体に形成される。

【0081】図6(c)に示すように、もう一つのSi基体134を用意して、その表面に酸化層135を形成した後、多孔質Si基体133上の単結晶Si層132上に形成した酸化層137の表面に該酸化層135を持つSi基体134を貼りつける。

【0082】次いで、エッチング防止膜136として、 Si_3N_4 層136を、貼り合わせた2枚のシリコンウエハー全体に被覆して堆積させる。この後、図6(d)に示すように、多孔質シリコン基体133の表面上の Si_3N_4 層136を除去する。この後に、多孔質Si基体131を全部化学的にエッチングして SiO_2 層135、137上に薄膜化した単結晶シリコン層を残存させ半導体基体を形成する。

【0083】こうして得られた半導体基体は、各層間密 着性に優れ、絶縁分離された電子素子作製という点から しても好適に使用することができる。又、本実施態様例 で得られる半導体基体は、実施態様例1のものと同様な 性能のものである。

【0084】 [実施態様例7] 図7(a) に示すよう 40 に、先ず、P型Si単結晶基体を用意して、その全部を多孔質化する。種々の成長法により、エピタキシャル成長を多孔質化した基体表面に行い、薄膜単結晶層42を形成する。図7(b) に示すように、もう一つのSi基体43を用意して、その表面に酸化層44を形成した後、多孔質Si基体41上の単結晶Si層42上に形成した酸化層45表面に、前記酸化層44を表面に持つSi基体43を貼り合わせる。この貼り合わせ工程は、洗浄した表面同志を密着させ、その後、不活性ガス雰囲気あるいは、窒素雰囲気中で加熱することによって行われ 50

る。又、酸化層 44 は、最終的な半導体としての活性層である単結晶層 42 の界面準位を低減させるために形成する。図 7 (c) に示すように、多孔質 S i 基体 41 を全部エッチングして、S i O_2 層 44、45 上に薄膜化した単結晶シリコン層を残存させ、半導体基体を形成する。図 7 (c) には本発明で得られる半導体基体が示される。

22

【0085】SiO2層44、45を介してSi基体43上に結晶性がシリコンウエハーと同等な単結晶Si層42が、平坦に、しかも均一に薄層化されて、ウエハー全域に、大面積に形成される。こうして得られた半導体基体は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。又、本実施態様例で得られる半導体基体は、実施態様例1のものと同様な性能を有するものである。

【0086】 [実施態様例8] 以下、本発明の実施態様例8を図8を参照しながら詳述する。

【0087】先ず、図8(a)に示されるように種々の 薄膜成長法によるエピタキシャル成長により低不純物濃 度層142を形成する。或いは、P型Si単結晶基体1 41の表面をプロトンをイオン注入してN型単結晶層1 42を形成する。

【0088】次に、図8(b)に示されるようにP型Si単結晶基体141を裏面よりHF溶液を用いた陽極化成法によって、多孔質Si基体143に変質させる。この多孔質Si層143は単結晶Siの密度2.33g/cm³に比べて、その密度をHF溶液濃度を $50\sim20$ %に変化させることで密度 $1.1\sim0.6$ g/cm³の範囲に変化させることができる。この多孔質層は、上述したように、P型基体141に形成される。

【0089】図8(c)に示すように、もう一つのSi基体144を用意して、その表面に酸化層145を形成した後、多孔質Si基体143上の単結晶Si層142上に形成した酸化層146の表面に、前記酸化層145を持つSi基体144を貼り合わせる。

【0090】その後に、多孔質シリコン基体を全部化学的にエッチングしてSiO2層145、146上に薄膜化した単結晶シリコン層を残存させ半導体基体を形成する。

② 【0091】図8(d)には本発明で得られる半導体基体が示される。SiO₂層145、146を介してSi基体144上に結晶性がシリコンウエハーと同等な単結晶Si層142が、平坦に、しかも均一に薄層化されて、ウエハー全域に、大面積に形成される。

【0092】こうして得られた半導体基体は、絶縁分離された電子素子作製という点からしても好適に使用することができる。又、本実施態様例で得られる半導体基体は、実施態様例1のものと同様な性能を有するものである。

【0093】 [実施態様例9] 図9 (a) に示すよう

平坦に、しかも均一に薄層化されて、ウエハー全域に、 大面積に形成されたものである。

24

に、先ず、P型Si単結晶基体を用意して、その全部を 多孔質化する。種々の成長法により、エピタキシャル成 長を多孔質化した基体51表面に行い、薄膜単結晶層5 2を形成する。

【0094】図9(b)に示すように、ガラスに代表される光透過性基体53を用意して、多孔質Si基体51 上の単結晶Si層52の表面に該光透過性基体53を貼り合わせる。

【0095】ここで、図9(b)に示すように、エッチング防止膜54として、 Si_3N_4 層54を、貼り合わせ 10た2枚の基体全体を被覆して堆積させる。次いで図9(c)に示すように、多孔質シリコン基体の表面上の Si_3N_4 層54を除去する。この後に、多孔質Si基体51を全部エッチング除去して光透過性基体53上に薄膜化した単結晶シリコン層52を残存させ半導体基体を形成する。図9(c)には本発明で得られる半導体基体が示される。こうして得られた半導体基体は、光透過性の絶縁材料で絶縁分離された電子素子作製という点からしても好適に使用することができる。又、本実施態様例で得られる半導体基体は、実施態様例1のものと同様な性 20能を有するものである。

【0096】 [実施態様例10] 以下、本発明の実施態様例10を図10を参照しながら詳述する。

【0097】先ず、図10(a)に示されるように種々の薄膜成長法によるエピタキシャル成長により低不純物 濃度層152を形成する。或いは、P型Si単結晶基体151の表面をプロトンをイオン注入してN型単結晶層152を形成する。

【0098】次に、図10(b)に示されるようにP型 Si単結晶基体151を裏面よりHF溶液を用いた陽極 30 化成法によって、多孔質Si基体153に変質させる。この多孔質Si層153は単結晶Siの密度2.33g/cm³に比べて、その密度をHF溶液濃度を50~20%に変化させることで密度1.1~0.6g/cm³の範囲に変化させることができる。この多孔質層153は、上述したように、P型基体151に形成される。

【0099】図10(c)に示すように、光透過性基体 154を用意して、多孔質Si基体153上の単結晶Si層152の表面に該光透過性基体154を貼り合わせる。次いで、図10(c)に示すように、エッチング防 40 止膜155として、Si3N4層などを、貼り合わせた2 枚の基体全体を被覆して堆積させる。続いて図10(d)に示すように、多孔質シリコン基体153の表面上のSi3N4層155を除去する。この後に、多孔質Si基体153を全部エッチング除去して光透過性基体154上に薄膜化した単結晶シリコン層152を残存させ、半導体基体を形成する。

【0100】図10(d)には本発明で得られる半導体 基体が示される。それは、光透過性基体154上に結晶 性がシリコンウエハーと同等な単結晶Si層152が、 【0101】こうして得られた半導体基体は、光透過性の絶縁材料で絶縁分離された電子素子作製という点からしても好適に使用することができる。又、本実施態様例で得られる半導体基体は、実施態様例1のものと同様な性能を有するものである。

【0102】 [実施態様例11] 図11(a) に示すように、先ず、P型Si単結晶基体を用意して、その全部を多孔質化する。種々の成長法により、エピタキシャル成長を多孔質化した基体61表面に行い、薄膜単結晶層62を形成する。

【0103】図11(b)に示すように、ガラスに代表される光透過性基体63を用意して、多孔質Si基体61上の単結晶Si層62の表面に該光透過性基体63を貼り合わせる。

【0104】この後に、多孔質Si基体61を全部エッチングして光透過性基体63上に薄膜化した単結晶シリコン層62を残存させ、半導体基体を形成する。

【0105】図11(c)には本発明で得られる半導体基体が示される。それは、光透過性基体63上に結晶性がシリコンウエハーと同等な単結晶Si層62が、平坦に、しかも均一に薄層化されて、ウエハー全域に、大面積に形成されたものである。こうして得られた半導体基体は、光透過性絶縁材料で絶縁分離された電子素子作製という点からしても好適に使用することができる。

【0106】 [実施態様例12] 以下、本発明の実施態 様例12を図12を参照しながら詳述する。

【0107】先ず、図12(a)に示されるように種々の薄膜成長法によるエピタキシャル成長により低不純物濃度層162を形成する。或いは、P型Si単結晶基体161の表面をプロトンをイオン注入してN型単結晶層162を形成する。

【0108】次に、図12(b)に示されるようにP型Si単結晶基体161を裏面よりHF溶液を用いた陽極化成法によって、多孔質Si基体163に変質させる。この多孔質Si層163は単結晶Siの密度2.33g/cm³に比べて、その密度をHF溶液濃度を $50\sim20\%$ に変化させることで密度 $1.1\sim0.6$ g/cm³の範囲に変化させることができる。この多孔質層163は、上述したように、P型基体163に形成される。

【0109】図12(c)に示すように、光透過性基体 164を用意して、多孔質Si基体163上の単結晶Si層162の表面に該光透過性基体164を貼り合わせる。図12(c)に示すように、多孔質Si基体163を全部エッチング除去して光透過性基体164上に薄膜化した単結晶シリコン層162を残存させ、半導体基体を形成する。

【0110】図12(d)には本発明で得られる半導体 50 基体が示される。それは、光透過性基体164上に結晶

性がシリコンウエハーと同等な単結晶Si層162が、 平坦に、しかも均一に薄層化されて、ウエハー全域に、 大面積に形成されたものである。

【0111】こうして得られた半導体基体は、光透過性 絶縁材料で絶縁分離された電子素子作製という点からし ても好適に使用することができる。又、本実施態様例で 得られる半導体基体は、実施態様例1のものと同様な性 能を有するものである。

【0112】 [実施態様例13] 図13を用いて説明す る。図13 (a) に示すように、先ず、Si単結晶基体 10 1300の1部に多孔質領域1301を形成する。次い で該多孔質領域1301上に種々の結晶成長法により薄 膜Si単結晶層1302を形成する(図13(b))。

【0113】薄膜Si単結晶層1302上に酸化膜13 03を形成する(図13(c))。

【0114】別のSi基体1304の表面上に形成され た酸化膜1305と前記酸化膜1303とを貼り合わせ る(図13(d))。

【0115】次いで多孔質化されずに残っていたSi単 結晶気体1300を研削等の機械的研磨やエッチング等 20 により除去し、多孔質領域1301を表出させる(図1 3 (e)).

【0116】多孔質領域1301をエッチング除去し、 絶縁物上に薄膜Si単結晶層を有する半導体基体を形成 する(図13(f))。

【0117】このような工程を採用した場合、多孔質化 に要する時間を短縮でき、多孔質Si基体をエッチング 除去する時間も短縮できるため、基体形成の高効率化を 図ることができる。

【0118】尚、図13に示した酸化膜1303を形成 30 せずに、薄膜Si単結晶層1302と酸化膜1305と 直接貼り合わせることも可能であり、Si基体1304 上に形成された酸化膜1305の代わりに、ガラス等の 絶縁性基体を貼り合わせることも可能である。

【0119】又、実施態様例1乃至12における各工程 を本実施態様例に繰み込むことも可能である。

【0120】こうして得られる半導体基体は実施態様例 1乃至12により得られる半導体基体と同様に優れた性 能を有するものである。

【0121】以下、具体的な実施例によって本発明を説 40 明する。

[0122]

【実施例】(実施例1)直径3inchで200ミクロ ンの厚みを持ったP型(100)単結晶Si基体(Si ウエハー)に50%のHF溶液中において陽極化成を施 した。この時の電流密度は、100mA/cm²であっ た。この時の多孔質化速度は、8. $4 \mu m/m i n$. で あり200ミクロンの厚みを持ったP型(100)Si 基体全体は、24分で多孔質化された。

【0 1 2 3】P型(1 0 0)多孔質Si基体21上にM *50* 温度:8 0 0℃

26

BE(分子線エピタキシー:Molecular Be am Epitaxy) 法により、Siエピタキシャル 層を0.5ミクロンの厚みに成長させた。堆積条件は、 以下のとおりである。

温度:700℃

圧力: 1×10⁻⁹ Torr 成長速度: 0. 1 nm/sec

【0124】次に、このエピタキシャル層21の表面 に、表面に5000Åの酸化層24を形成したもう一方 のSi基体23を重ねあわせ、窒素雰囲気中で800 ℃、0.5時間過熱することにより、2つのSi基体 を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液 (1:3:8) を用いて多孔質Si基体21をエッチン グ除去した。

【0125】前述したように通常のSi単結晶のフッ硝 酸酢酸溶液にたいするエッチング速度は、約毎分1ミク ロン弱程度(フッ硝酸酢酸溶液1:3:8)であるが、 多孔質層のエッチング速度はその100倍ほど増速され る。すなわち、200ミクロンの厚みを持った多孔質化 されたSi基体21は、2分で除去された。

【0.12.6】 こうして、S.1.02層24上に 0.5μ m の厚みを持った単結晶Si層22が形成できた。

【0127】又、得られた単結晶Si層の厚みを走査型 エリプソメトリーを用いて調べた。具体的には、3 i n chウエハーの全面を走査させて測定した。その結果3 inchウエハーの面内において単結晶Si層の厚みの 最大値と最小値の差は、厚みの最大値に対して5%以下 に抑えられていた。

【0128】又、透過電子顕微鏡による単結晶Si層の 平面観察の結果、転移欠陥密度は1×10³/cm²以下 に抑えられており、単結晶Si層形成工程において、新 たな結晶欠陥は導入されておらず、良好な結晶性が維持 されていることが確認された。

【0129】又、単結晶Si層につき、MOS c-t 法を用いて少数キャリアーのライフタイムを測定したと ころ、2. 0×10^{-3} s e c という高い値を示した。

【0130】 (実施例2) 直径4 inchで500ミク ロンの厚みを持ったP型(100)単結晶Si基体に5 0%のHF溶液中において陽極化成を施した。この時の 電流密度は、100mA/cm²であった。この時の多 孔質化速度は、8. $4 \mu m/m i n$. であり500ミク ロンの厚みを持ったP型(100)Si基体全体は、6 0分で多孔質化された。

【0131】P型(100)多孔質Si基体21上にプ ラズマCVD法により、Siエピタキシャル層22を 0. 5ミクロン低温成長させた。堆積条件は、以下のと おりである。

ガス:SiH4

高周波電力:100W

圧力: 1×10⁻²Torr

成長速度: 2. 5 nm/sec

【0132】次に、このエピタキシャル層22の表面に、表面に5000Åの酸化層24を形成した別のSi基体23を重ねあわせ、窒素雰囲気中で700℃、0.5時間過熱することにより、2つのSi基体を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体21をエッチング除去した。

【0133】前述したように通常のSi単結晶のフッ硝 10 酸酢酸溶液にたいするエッチング速度は、約毎分1ミクロン弱程度(フッ硝酸酢酸溶液1:3:8)であるが、 多孔質層のエッチング速度はその100倍ほど増速される。すなわち、500ミクロンの厚みを持った多孔質化されたSi基体21は、5分で除去された。

【0134】S1O2層24上に 0.5μ mの厚みを持った単結晶S1層が形成できた。

【0135】又、得られた単結晶Si層の厚みを走査型 エリプソメトリーを用いて調べた。具体的には、4in chウエハーの全面を走査させて測定した。その結果4 20 inchウエハーの面内において単結晶Si層の厚みの 最大値と最小値の差は、厚みの最大値に対して7%以下 に抑えられていた。

【0136】又、透過電子顕微鏡による単結晶Si層の平面観察の結果、転移欠陥密度は1×10³/cm²以下に抑えられており、単結晶Si層形成工程において、新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0137】又、単結晶Si層につき、MOS c-t法を用いて少数キャリアーのライフタイムを測定したと 30 ころ、2. 0×10^{-3} s e c という高い値を示した。

【0138】 (実施例3) 直径3 in c hで200ミクロンの厚みを持ったP型 (100) 単結晶S i 基体 (Siウエハー) に50%のHF溶液中において陽極化成を施した。この時の電流密度は、100mA/c m^2 であった。この時の多孔質化速度は、8.4 μ m/min.であり200ミクロンの厚みを持ったP型 (100) Si基体全体は、24分で多孔質化された。

【0139】P型(100)多孔質Si基体21上にバイアススパッター法により、Siエピタキシャル層22 40を0.5ミクロンの厚みに成長させた。堆積条件は、以下のとおりである。

R F 周波数: 100MHz 高周波電力: 600W

温度:300℃

Arガス圧力:8×10⁻³Torr

成長時間:60分

ターゲット直流バイアス:-200V

基体直流パイアス:+5 V

【0140】次に、このエピタキシャル層22の表面 50 りである。

に、表面に $5\,0\,0\,0$ Åの酸化層 $2\,4$ を形成した別の $S\,i$ 基体 $2\,3$ を重ねあわせ、窒素雰囲気中で $8\,0\,0$ $\mathbb C$ 、0 . 5 時間過熱することにより、 2 つの $S\,i$ 基体を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液(1:3:8)を用いて多孔質 $S\,i$ 基体 $2\,1$ をエッチング除去した

28

【0141】前述したように通常のSi単結晶のフッ硝酸酢酸溶液にたいするエッチング速度は、約毎分1ミクロン弱程度(フッ硝酸酢酸溶液1:3:8)であるが、多孔質層のエッチング速度はその100倍ほど増速される。すなわち、200ミクロンの厚みを持った多孔質化されたSi基体21は、2分で除去された。

【0.142】 こうして、 SiO_2 層24上に $0.5\mu m$ の厚みを持った単結晶Si層が形成できた。

【0143】(実施例4)直径3 inchで200 ミクロンの厚みを持ったP型(100)単結晶S i 基体に5 0%のHF溶液中において陽極化成を施した。この時の電流密度は、100 mA/c m² であった。この時の多孔質化速度は、 8.4μ m/min.であり200 ミクロンの厚みを持ったP型(100)S i 基体全体は、24分で多孔質化された。

【0144】P型(100)多孔質Si基体21上に液相成長法により、Siエピタキシャル層22を0.5ミクロンの厚みに成長させた。成長条件は、以下のとおりである。

溶媒:Sn

成長温度:900℃ 成長雰囲気:H₂

成長時間:10分

【0145】次に、このエピタキシャル層22の表面に、表面に5000Åの酸化層24を形成したもう一方のSi基体23を重ねあわせ、窒素雰囲気中で800℃、0.5時間過熱することにより、2つのSi基体を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体21をエッチング除去した。すると、200ミクロンの厚みを持った多孔質化されたSi基体21は、2分で除去された。

【0.1.4.6】 こうして、 $S.i.O_2$ 層2.4上に0...5μm の厚みを持った単結晶S.i層2.2が形成できた。

【0147】 (実施例5) 直径3 i n c hで200 ミクロンの厚みを持ったP型 (100) 単結晶S i 基体に50 %のHF溶液中において陽極化成を施した。この時の電流密度は、100 mA/c m² であった。この時の多孔質化速度は、 8.4μ m/min. であり200 ミクロンの厚みを持ったP型 (100) S i 基体全体は、24 分で多孔質化された。

【0148】P型(100)多孔質Si基体21上に減圧CVD法により、Siエピタキシャル層21を0.5ミクロンの厚みに成長させた。堆積条件は、以下のとおりである。

ソースガス: S i H₄ キャリアーガス: H₂

温度:850℃

圧力:1×10⁻²Torr

成長速度: 3. 3 nm/sec

【0149】次に、このエピタキシャル層22の表面に、表面に5000Åの酸化層24を形成した別のSi基体を重ねあわせ、窒素雰囲気中で800℃、0.5時間過熱することにより、2つのSi基体23を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液(1:3:108)を用いて多孔質Si基体21をエッチング除去した。すると、200ミクロンの厚みを持った多孔質化されたSi基体21は、2分で除去された。

【0.150】こうして、 SiO_2 層2.4上に 0.5μ m の厚みを持った単結晶Si 層が形成できた。ソースガスとして、 SiH_2 Cl_2 を用いた場合には、成長温度を数十度上昇させる必要があるが、多孔質基体に特有な増速エッチング特性は、維持された。

【0151】(実施例6) 直径3inchで200ミクロンの厚みを持ったP型(100) Si基体121上に 20 CVD法により、Siエピタキシャル層122を1ミクロンの厚みで成長させた。堆積条件は、以下のとおりである。

反応ガス流量: SiH4Cl2 1000SCCM

 H_2 2301/min.

温度:1080℃

圧力:80Torr

時間: 2 m i n.

【0152】この基体121に50%のHF溶液中にお いて陽極化成を施した。この時の電流密度は、100m 30 A/cm²であった。又、この時の多孔質化速度は、 8. $4 \mu m/m i n$. であり200ミクロンの厚みを持 ったP型(100) Si基体121全体は、24分で多 孔質化された。この陽極化成では、P型(100)Si 基体121のみが多孔質化され、Siエピタキシャル層 122には変化がなかった。次に、このエピタキシャル 層122の表面に、表面に5000Åの酸化層125を 形成した別のSi基体124を重ねあわせ、窒素雰囲気 中で800℃、0.5時間過熱することにより、2つの Si基体を、強固に貼り合わせた。次いで、フッ硝酸酢 40 酸溶液(1:3:8)を用いて多孔質Si基体123を エッチング除去した。すると、200ミクロンの厚みを 持った多孔質化されたSi基体123は、2分で除去さ れた。

【0153】又、得られた単結晶Si層の厚みを走査型エリプソメトリーを用いて調べたところ、3inchウエハーの面内において単結晶Si層の厚みの最大値と最小値の差は、厚みの最大値に対して5%以下に抑えられていた。

【 $0\,1\,5\,4$ 】又、透過電子顕微鏡による単結晶 $S\,i\,$ 層の $50\,$ $2\,$ つの $S\,i\,$ 基体を、強固に貼り合わせた。次いで、フッ

平面観察の結果、転移欠陥密度は1×10³/c m²以下に抑えられており、単結晶Si層形成工程において、新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

30

【0.155】又、単結晶Si層につき、マイクロ波反射 法を用いて少数キャリアーのライフタイムを測定したと ころ、 2.0×10^{-3} secという高い値を示した。

【0156】(実施例7) 直径3 inchで200ミクロンの厚みを持ったP型(100) Si基体上にCVD法により、Siエピタキシャル層122を0.5ミクロンの厚みにさせた。堆積条件は、以下のとおりである。

反応ガス流量: SiH₄Cl₂ 1000SCCM H₂ 2301/min.

温度:1080℃ 圧力:80Torr 時間:1min.

【0157】この基体に50%のHF溶液中において陽極化成を施した。この時の電流密度は、100mA/cm²であった。この時の多孔質化速度は、8.4 μ m/min.であり200ミクロンの厚みを持ったP型(100)Si基体121全体は、24分で多孔質化された。この陽極化成では、P型(100)Si基体のみが多孔質化され、Siエピタキシャル層122には変化がなかった。次に、このエピタキシャル層122には変化がなかった。次に、このエピタキシャル層122には変化がなかった。次に、このエピタキシャル層122では変化がなかった。次に、このエピタキシャル層122では変化がなかった。次に、このエピタキシャル層122で表面に、表面に5000Åの酸化層125を形成した別のSi基体124を重ねあわせ、窒素雰囲気中で800℃、0.5時間過熱することにより、2つのSi基体を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体123をエッチング除去した。すると、200ミクロンの厚みを持った多孔質化されたSi基体123は、2分で除去された。

【0158】透過電子顕微鏡による断面観察の結果、S i層122には新たな結晶欠陥は導入されておらず、良 好な結晶性が維持されていることが確認された。

【0159】 (実施例8) 直径3 inchで200 \pm 20 ロンの厚みを持ったP型 (100) Si基体121の表面にプロトンのイオン注入によって、N型Si層122を1 \pm 20 を1 \pm 20 ロンの厚みに形成した。H+注入量は、 \pm 20 を1 \pm 20 ロンの厚みに形成した。H+注入量は、 \pm 20 のHF溶液中において陽極化成を施した。この時の電流密度は、 \pm 20 のMA/cm²であった。この時の多孔質化速度は、 \pm 20 のMA/cm²であった。この時の多孔質化速度は、 \pm 21 を対したようにこの陽極化成では、P型 (100) Si基体121 を体は、24分で多孔質化された。前述したようにこの陽極化成では、P型 (100) Si基体121のみが多孔質化されN型Si層122には変化がなかった。次に、このN型Si層122の表面に、表面に \pm 20 の最小で多次であることにより、2008 i 其体を、確用により合わせた。次に、 \pm 20 の Si 其体を、確用により合わせた。次に、 \pm 20 の Si 其体を、確用によりのわまた。次に、 \pm 20 の Si 其体を、確用によりのわまた。次に、 \pm 20 の Si 其体を、確用によりのもまた。次に、 \pm 20 の Si 其体を、確用によりのもまた。次に

硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体1 23をエッチング除去した。すると、200ミクロンの 厚みを持った多孔質化されたSi基体123は、2分で 除去された。

【0160】透過電子顕微鏡による断面観察の結果、S i 層 1 2 2 には新たな結晶欠陥は導入されておらず、良 好な結晶性が維持されていることが確認された。

【0161】 (実施例9) 直径3 inchで200ミク ロンの厚みを持ったP型(100)単結晶Si基体に5 0%のHF溶液中において陽極化成を施した。この時の 10 電流密度は、100mA/cm²であった。この時の多 孔質化速度は、8. 4 μm/min. であり200ミク ロンの厚みを持ったP型(100)Si基体全体は、2 4分で多孔質化された。

【0162】該P型(100)多孔質Si基体11上に MBE (分子線エピタキシー: Molecular B eam Epitaxy) 法により、Siエピタキシャ ル層12を0.5ミクロンの厚みに成長させた。堆積条 件は、以下のとおりである。

温度:700℃

圧力:1×10⁻⁹Torr

成長速度: 0. 1 nm/sec

【0163】次に、このエピタキシャル層12の表面 に、表面に5000Åの酸化層14を形成した別のSi 基体13を重ねあわせ、窒素雰囲気中で800℃、0. 5時間過熱することにより、2つのSi基体を、強固に 貼り合わせた。次いで、減圧CVD法によってSi3N4 を貼り合わせた2枚のSi基体に0.1μmの厚みに被 覆した。この後、多孔質基体上の窒化膜のみを反応性イ オンエッチングによって除去した。次いでフッ硝酸酢酸 30 溶液(1:3:8)を用いて多孔質Si基体11をエッ チング除去した。すると、200ミクロンの厚みをもっ た多孔質化されたSi基体11は、2分で除去された。 S i 3 N 4 層 1 5 を除去した後には、S i O 2 層 1 4 上に 0. 5 μmの厚みを持った単結晶Si層を有する基体が 形成できた。

【0164】透過電子顕微鏡による断面観察の結果、S 1層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。

【0165】(実施例10)直径3inchで200ミ 40 クロンの厚みを持ったP型(100)単結晶Si基体に 50%のHF溶液中において陽極化成を施した。この時 の電流密度は、100mA/cm²であった。この時の 多孔質化速度は、8. 4 μm/min. であり200ミ クロンの厚みを持ったP型(100)Si基体全体は、 24分で多孔質化された。

【0166】該P型(100)多孔質Si基体11上に プラズマCVD法により、Siエピタキシャル層12を 0. 5ミクロンの厚みに成長させた。堆積条件は、以下 のとおりである。

ガス:SiH4

高周波電力:100W

温度:800℃

圧力: 1×10⁻²Torr

成長速度: 2. 5 nm/sec

【0167】次に、このエピタキシャル層12の表面 に、表面に5000Åの酸化層14を形成した別のSi 基体を重ねあわせ、窒素雰囲気中で800℃、0.5時 間過熱することにより、2つのSi基体を、強固に貼り 合わせた。次いで、滅圧CVD法によってSi₃N₄を貼 り合わせた2枚のS1基体に0.1μmの厚みに被覆し た。その後、多孔質基体11上の窒化膜のみを反応性イ オンエッチングによって除去した。次いでフッ硝酸酢酸 溶液(1:3:8)を用いて多孔質Si基体11をエッ チング除去した。すると、200ミクロンの厚みをもっ た多孔質化されたSi基体11は、2分で除去された。 Si₃N₄層15を除去した後には、SiO₂上に0.5 μmの厚みを持った単結晶Si層12を有する基体が形 成できた。

32

20 【0168】又、得られた単結晶Si層の厚みを走査型 エリプソメトリーを用いて調べたところ、3inchウ エハーの面内において単結晶Si層の厚みの最大値と最 小値の差は、厚みの最大値に対して5%以下に抑えられ ていた。

【0169】又、Sirtleエッチングを用いた欠陥 顕在化エッチングによる観察の結果、転移欠陥密度は1 ×10⁸/cm²以下に抑えられており、単結晶Si層形 成工程において、新たな結晶欠陥は導入されておらず、 良好な結晶性が維持されていることが確認された。

【0170】又、単結晶Si層につき、MOS c-t 法を用いて少数キャリアーのライフタイムを測定したと ころ、2. 0×10^{-3} s e c という高い値を示した。

【0171】 (実施例11) 直径3 inchで200ミ クロンの厚みを持ったP型(100)単結晶Si基体に 50%のHF溶液中において陽極化成を施した。この時 の電流密度は、100mA/cm2であった。この時の 多孔質化速度は、8. $4 \mu m/m i n$. であり200ミ クロンの厚みを持ったP型(100)Si基体全体は、 24分で多孔質化された。

【0172】P型(100)多孔質Si基体11上にバ イアススパッター法により、Siエピタキシャル層12 を 0. 5ミクロンの厚みに成長させた。堆積条件は、以 下のとおりである。

RF周波数:100MHz

高周波電力:600W

温度:300℃

Arガス圧力:8×10⁻³Torr

成長時間:60分

ターゲット直流バイアス:-200V

50 基体直流バイアス: +5 V

【0173】次に、このエピタキシャル層12の表面に、表面に5000 Åの酸化層14 を形成した別のSi 基体を重ねあわせ、窒素雰囲気中で800 $\mathbb C$ 、0.5 時間過熱することにより、2 つのSi 基体を、強固に貼り合わせた。減圧CVD法によって Si_3 N_4 を貼り合わせた2 枚のSi 基体に0.1 μ mの厚みに被覆した。その後、多孔質基体上の窒化膜のみを反応性イオンエッチングによって除去した。次いでフッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si 基体11 をエッチング除去した。すると、200 ミクロンの厚みをもった多孔質化 10 されたSi 基体11 は、2 分で除去された。 Si_3 N_4 層 15 を除去した後には、Si O_2 層 14 上に0.5 μ m の厚みを持った単結晶Si 層 12 を有する基体が形成できた。

33

【0174】また、 Si_3N_4 層の代わりに、アピエゾン ワックスを被覆した場合にも同様の効果があり、多孔質 化されたSi基体のみを完全に除去し得た。

【0175】(実施例12)直径3inchで200ミクロンの厚みを持ったP型(100)単結晶Si基体に50%のHF溶液中において陽極化成を施した。この時 20の電流密度は、100mA/cm²であった。この時の多孔質化速度は、8.4 μm/min.であり200ミクロンの厚みを持ったP型(100)Si基体全体は、24分で多孔質化された。

【0176】 P型 (100) 多孔質 Si基体 11 上に液相成長法により、Siエピタキシャル層 12 を0.5 ミクロンの厚みに成長させた。成長条件は、以下のとおりである。

溶媒:Sn

成長温度:900℃ 成長雰囲気:H₂

成長時間:10分

ターゲット直流パイアス:-200V

基体直流パイアス: +5 V

【0178】また、 Si_3N_4 層の代わりに、アピエゾン m/min. であり、200ミクロンの厚みを持ったPワックスを被覆した場合にも同様の効果があり、多孔質 50 型(100)Si基体全体は、24分で多孔質化され

化されたSi基体のみを完全に除去し得た。

【0179】 (実施例13) 直径3 inchで200ミクロンの厚みを持ったP型 (100) 単結晶S i 基体に 50%のHF溶液中において陽極化成を施した。この時の電流密度は、 $100 \, \text{mA/cm}^2$ であった。この時の多孔質化速度は、 $8.4 \, \mu \, \text{m/min}$. であり200ミクロンの厚みを持ったP型 (100) S i 基体全体は、24分で多孔質化された。

【0180】P型(100)多孔質Si基体11上に減) 圧CVD法により、Siエピタキシャル層12を0.5 ミクロンの厚みで成長させた。堆積条件は、以下のとお りである。

ソースガス:SiH4

キャリアーガス:H2

温度:850℃

圧力: 1×10⁻²Torr

成長速度: 3. 3 nm/sec

【0181】次に、このエピタキシャル層12の表面に、表面に5000Åの酸化層14を形成した別のSi基体13を重ねあわせ、窒素雰囲気中で800℃、0.5時間過熱することにより、2つのSi基体は強固に貼り合わされた。次いで、減圧CVD法によってSi3N4を貼り合わせた2枚のSi基体に0.1μmの厚みで被覆させた。その後、多孔質基体11上の窒化膜15のみを反応性イオンエッチングによって除去した。次いでフッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体11をエッチング除去した。すると、200ミクロンの厚みをもった多孔質化されたSi基体11は、2分で除去された。Si3N4層15を除去した後には、SiO2

70層14上に0.5μmの厚みを持った単結晶Si層を有する基体が形成できた。

【0.182】ソースガスとして、 SiH_2C1_2 を用いた場合には、成長温度を数十度上昇させる必要があるが、多孔質基体に特有な増速エッチング特性は、維持された。

【0183】(実施例14)直径3inchで200ミクロンの厚みを持ったP型(100)Si基体111上にCVD法により、Siエピタキシャル層112を1ミクロンの厚みに成長させた。堆積条件は、以下のとおりである。

反応ガス流量:SiH4Cl2 1000SCCM

 H_2 2301/min.

温度:1080℃ 圧力:80Torr

時間:2min.

【0184】この基体を50%のHF溶液中において陽極化成を行った。この時の電流密度は、100mA/c m^2 であった。又、この時の多孔質化速度は、 8.4μ m/min.であり、200ミクロンの厚みを持ったP型(100)Si基体全体は、24分で多孔質化され

た。この陽極化成では、P型(100)Si基体のみが 多孔質化され、Siエピタキシャル層122には変化が なかった。次に、このエピタキシャル層112の表面 に、表面に5000Åの酸化層を形成したSi基体11 4を重ねあわせ、窒素雰囲気中で800℃、0.5時間 過熱することにより、2つのSi基体は強固に接合され た。減圧CVD法によってSi3N4を、貼り合わせた2 枚のSi基体に0.1 μ mの厚さで被覆した。次いで、 多孔質基体上の窒化膜のみを反応性イオンエッチングに よって除去する。次いで、フッ硝酸酢酸溶液(1:3: 10 8)を用いて多孔質Si基体11をエッチング除去し た。すると、200ミクロンの厚みを持った多孔質化さ れたSi基体113は、2分で除去された。

【0185】 Si_3N_4 層116を除去した後には、SiO₂上に 1μ mの厚みを持った単結晶Si層112を有する基体が形成できた。

【0186】又、得られた単結晶Si層の厚みを走査型 エリプソメトリーを用いて調べたところ、3inchウ エハーの面内において単結晶Si層の厚みの最大値と最 小値の差は、厚みの最大値に対して5%以下に抑えられ 20 ていた。

【0187】又、透過電子顕微鏡による単結晶Si層の平面観察の結果、転移欠陥密度は1×10³/cm²以下に抑えられており、単結晶Si層形成工程において、新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0.188】又、単結晶Si層につき、MOSc-t1 法を用いて少数キャリアーのライフタイムを測定したところ、 2.0×10^{-3} secという高い値を示した。

【0189】(実施例15)直径3inchで200ミ 30 クロンの厚みを持ったP型(100)Si基体111上にCVD法により、Siエピタキシャル層112を0.5ミクロンの厚みに成長させた。堆積条件は、以下のとおりである。

反応ガス流量: SiH₂Cl₂ 1000SCCM H₂ 2301/min.

温度:1080℃ 圧力:80Torr 時間:1min.

【0190】この基体に50%のHF溶液中において陽 40極化成を施した。この時の電流密度は、100mA/cm²であった。この時の多孔質化速度は、8.4μm/min.であり200ミクロンの厚みを持ったP型(100)Si基体111全体は、24分で多孔質化された。この陽極化成では、P型(100)Si基体11のみが多孔質化されらiエピタキシャル層112には変化がなかった。

【0191】次に、このエピタキシャル層112の表面 に、表面に5000Åの酸化層を形成したSi基体11 4を重ね合わせ、窒素雰囲気中で800℃、0.5時間 50

【0192】 (実施例16) 直径3inchで200ミ クロンの厚みを持ったP型(100)Si基体111の 表面にプロトンのイオン注入によって、N型Si層11 2を1ミクロンの厚みで形成した。H+注入量は、5× 1015 (10ns/cm²) であった。この基体に50 %のHF溶液中において陽極化成を施した。この時の電 流密度は、100mA/cm2であった。この時の多孔 質化速度は、8. $4 \mu m/m in$. であり、200ミク ロンの厚みを持ったP型(100)Si基体111全体 は、24分で多孔質化された。この陽極化成では、P型 (100) Si基体111のみが多孔質化され、N型S i層112には変化がなかった。次に、このN型Si層 112の表面に、表面に5000Åの酸化層115を形 成した別のSi基体114を重ね合わせ、酸素雰囲気中 で800℃、0.5時間加熱することにより、2つのS i基体を、強固に貼り合わせた。次いで、減圧CVD法 によってSi₃N₄を貼り合わせた2枚のSi基体に0. 1 μ m の 厚みで被覆した。 次に、 多孔質基体上の窒化膜 のみを反応性イオンエッチングによって除去した。次い で、フッ硝酸酢酸溶液(1:3:8)を用いて多孔質S i 基体 1 1 3 をエッチング除去した。すると、200 ミ クロンの厚みを持った多孔質化されたS i 基体 1 1 3 は、2分で除去された。Si₃N₄層116を除去した後 には、SiO₂上に1.0μmの厚みを持った単結晶S i 層 1 1 2 を有する基体が形成できた。透過電子顕微鏡 による断面観察の結果、SI層には新たな結晶欠陥は導 入されておらず、良好な結晶性が維持されていることが 確認された。

【0193】(実施例17)直径3inchで200ミクロンの厚みを持ったP型(100)単結晶Si基体に50%のHF溶液中において陽極化成を施した。この時の電流密度は、 $100 \, \text{mA/cm}^2$ であった。この時の多孔質化速度は、 $8.4 \, \mu \, \text{m/min}$. であり200ミクロンの厚みを持ったP型(100)Si基体全体は、24分で多孔質化された。

【0194】P型(100)多孔質Si基体31上にM

れていた。

37

BE (分子線エピタキシー: Molecular Be am Epitaxy) 法により、Siエピタキシャル層32を0.5ミクロンの厚みに成長させた。堆積条件は、以下のとおりである。

温度:700℃

圧力: 1×10⁻⁹Torr

成長速度: 0. 1 nm/sec

【0195】次に、このエピタキシャル層32の表面に 厚み1000Åの酸化層36を形成した。表面に500 0 Åの酸化層34を形成した別のSi基体33と前記酸 10 化層36とを重ね合わせ窒素雰囲気中で800℃、0. 5時間加熱することにより、両者を強固に貼り合わせ た。減圧CVD法によってSisNiを、貼り合わせた2 枚のSi基体に0.1μmの厚みで被覆した。次いで、 多孔質基体上の窒化膜のみを反応性イオンエッチングに よって除去した。次いで、フッ硝酸酢酸溶液(1:3: 8) を用いて多孔質Si基体31をエッチング除去し た。すると、200ミクロンの厚みを持った多孔質化さ れたSi基体31は、2分で除去された。Si₃N₄層3 2を有する基体が形成できた。透過電子顕微鏡による断 面観察の結果、Si層には新たな結晶欠陥は導入されて おらず、良好な結晶性が維持されていることが確認され た。

【0196】(実施例18)直径3inchで200ミクロンの厚みを持ったP型(100)単結晶Si基体に50%のHF溶液中において陽極化成を施した。この時の電流密度は、 $100 \, \text{mA/cm}^2$ であった。この時の多孔質化速度は、 $8.4 \, \mu \, \text{m/min}$. であり200ミクロンの厚みを持ったP型(100)Si基体全体は、24分で多孔質化された。該P型(100)多孔質Si基体31上にプラズマCVD法により、Siエピタキシャル層32を5ミクロンの厚みに成長させた。堆積条件は、以下のとおりである。

ガス:SiH4

高周波電力:100W

温度:800℃

圧力: 1×10⁻²Torr

成長速度: 2. 5 nm/sec

【0197】次に、このエピタキシャル層32の表面に 40 厚み1000Åの酸化層36を形成した。その後、表面に5000Åの酸化層34を形成した別のSi基体33と前記酸化層36とを重ね合わせ、窒素雰囲気中で800℃、0.5時間加熱することにより、両者を強固に貼り合わせた。減圧CVD法によってSi3N4を貼り合わせた2枚のSi基体に0.1μmの厚みで被覆した。次いで、多孔質基体上の窒化膜のみを反応性イオンエッチングによって除去した。次いで、KOH溶液(6M)を用いて多孔質Si基体31をエッチング除去した。すると 2005クロンの原みを持った名用質化されたSi50

基体31は、2分で除去された。 Si_3N_4 層を除去した後には、 SiO_2 上に良好な結晶性を有する単結晶Si層32を有する基体が形成できた。

38

【0198】又、得られた単結晶Si層の厚みを走査型エリプソメトリーを用いて調べたところ、3inchウエハーの面内において、単結晶Si層の厚みの最大値と最小値の差は、厚みの最大値に対して5%以下に抑えら

【0199】又、透過電子顕微鏡による単結晶Si層の 平面観察の結果、転移欠陥密度は1×10³/cm²以下 に抑えられており、単結晶Si層形成工程において、新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0200】又、単結晶Si層につき、MOSc-t-t法を用いて少数キャリアーのライフタイムを測定したところ、 2.0×10^{-3} sec という高い値を示した。

RF周波数:100MHz

高周波電力:600W

温度:300℃

Arガス圧力:8×10⁻³Torr

成長時間:120分

ターゲット直流バイアス:-200V

基体直流パイアス:+5V

【0202】次に、このエピタキシャル層32の表面に厚み1000Åの酸化層36を形成した。その後、表面に5000Åの酸化層34を形成した別のSi基体33と前記酸化層36とを重ね合わせ、窒素雰囲気中で800℃、0.5時間加熱することにより、両者を強固に貼り合わせた。滅圧CVD法によってSi3N4を貼り合わせた2枚のSi基体に0.1 μ mの厚みで被覆した。次いで、多孔質基体31上の窒化膜のみを反応性イオンエッチングによって除去した。次いで、フッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体31をエッチング除去した。すると、200ミクロンの厚みを持った多孔質化されたSi基体31は、2分で除去された。Si3N4層を除去した後には、SiO2上に結晶性を有する単結晶Si層32を有する基体が形成できた。

ングによって除去した。次いで、KOH溶液(6 M)を 【0 2 0 3】また、S i_3 N₄ 層 3 5 の代わりに、アピエ 用いて多孔質 S i 基体 3 1 をエッチング除去した。する ゾンワックスを被覆した場合にも同様の効果があり、多と、2 0 0 ミクロンの厚みを持った多孔質化された S i 基体 3 5 のみを完全に除去し得た。

【0204】 (実施例20) 直径3 inchで200ミ クロンの厚みを持ったP型 (100) 単結晶Si基体に 50%のHF溶液中において陽極化成を施した。この時 の電流密度は、100mA/cm2であった。この時の 多孔質化速度は、8. $4 \mu \text{m/min}$. であり、200 ミクロンの厚みを持ったP型(100)Si基体全体 は、24分で多孔質化された。該P型(100)多孔質 Si基体31上に液相成長法により、Siエピタキシャ ル層32を5ミクロンの厚みに成長させた。成長条件 は、以下のとおりである。

溶媒:Sn

成長温度:900℃ 成長雰囲気:H₂ 成長時間:10分

【0205】次に、このエピタキシャル層32の表面に 厚み1000Åの酸化層36を形成した。その後、表面 に5000Åの酸化層34を形成した別のSi基体33 と前記酸化層36とを密着させ、700℃、0.5時間 加熱することにより、両者を強固に貼り合わせた。減圧 基体に 0. 1 μ m の厚みで被覆した。次いで、多孔質基 体上の窒化膜のみを反応性イオンエッチングによって除 去した。次いで、フッ硝酸酢酸溶液(1:3:8)を用 いて多孔質Si基体31をエッチング除去した。する と、200ミクロンの厚みを持った多孔質化されたSi 基体31は、2分で除去された。Si3N4層35を除去 した後には、SiO2上に単結晶Si層32を有する基 体が形成できた。また、Si3N4層の代わりに、アピエ ゾンワックスを被覆した場合にも同様の効果があり、多 孔質化されたSi基体のみを完全に除去し得た。

【0206】又、得られた単結晶Si層の厚みを走査型 エリプソメトリーを用いて調べたところ、3inchウ エハーの面内において、単結晶Si層の厚みの最大値と 最小値の差は、厚みの最大値に対して5%以下に抑えら れていた。

【0207】又、透過電子顕微鏡による単結晶Si層の 平面観察の結果、転移欠陥密度は1×10³/cm²以下 に抑えられており、単結晶Si層形成工程において、新 たな結晶欠陥は導入されておらず、良好な結晶性が維持 されていることが確認された。

【0208】又、単結晶Si層につき、MOS c-t 法を用いて少数キャリアーのライフタイムを測定したと ころ、2. 0×10⁻⁸ s e c という高い値を示した。

【0209】 (実施例21) 直径3 i n c h で 200 ミ クロンの厚みを持ったP型(100)単結晶Si基体に 50%のHF溶液中において陽極化成を施した。この時 の電流密度は、100mA/cm²であった。この時の 多孔質化速度は、8. 4 μm/min. であり、200 ミクロンの厚みを持ったP型(100)Si基体全体

40

i基体31上に減圧CVD法により、Siエピタキシャ ル層32を1.0ミクロン低温成長させた。堆積条件 は、以下のとおりである。

ソースガス:SiH4 キャリヤーガス:H2

温度:850℃

圧力: 1×10⁻²Torr

成長速度: 3. 3 nm/sec

【0210】次に、このエピタキシャル層32の表面に 10 厚み1000Åの酸化層36を形成した。その後、表面 に5000Åの酸化層34を形成した別のS1基体33 と前記酸化層36とを密着させ、700℃、0.5時間 加熱することにより、両者を強固に貼り合わせた。減圧 CVDによってSi₃N₄を、貼り合わせた2枚のSi基 体に 0. 1 μ m の 厚みで被覆した。 次いで、 多孔質基体 31上の窒化膜35のみを反応性イオンエッチングによ って除去した。次いで、フッ硝酸酢酸溶液(1:3: 8) を用いて多孔質S1基体31をエッチング除去し た。すると、200ミクロンの厚みを持った多孔質化さ CVD法によってSi₃N₄を、貼り合わせた2枚のSi 20 れたSi基体31は、2分で除去された。Si₃N₄層3 5を除去した後には、SiO₂上に単結晶S1層32を 有する基体が形成できた。

> 【0211】ソースガスとして、SiH2C12を用いた 場合には、成長温度を数十度上昇させる必要があるが、 多孔質基体に特有な増速エッチング特性は、維持され た。

【0212】 (実施例22) 直径3 inchで200ミ クロンの厚みを持ったP型(100)Si基体131上 にCVD法により、Siエピタキシャル層132を1ミ 30 クロンの厚みで成長させた。堆積条件は、以下のとおり である。

反応ガス流量:SiH2Cl2 1000SCCM

 H_2 2301/min.

温度:1080℃ 圧力:80Torr 時間: 2min.

【0213】この基体に50%のHF溶液中において陽 極化成を施した。この時の電流密度は、100mA/c m²であった。また、この時の多孔質化速度は、8.4 μm/min. であり、200ミクロンの厚みを持った 40 P型(100)Si基体全体131は、24分で多孔質 化された。前述したようにこの陽極化成では、P型(1 00) Si基体131のみが多孔質化され、Siエピタ キシャル層132には変化がなかった。次に、このエピ タキシャル層132の表面に酸化層137を形成し、表 面に5000Åの酸化層135を形成した別のSi基体 134と前記酸化層137とを重ね合わせ、窒素雰囲気 中で800℃、0.5時間加熱することにより、2つの Si基体を、強固に貼り合わせた。減圧CVD法によっ は、24分で多孔質化された。P型(100)多孔質S 50 TSi_3N_4 を貼り合わせた2枚のSi基体に $0.1\mu m$

の厚みで被覆した。その後、多孔質基体上の窒化膜のみを反応性イオンエッチングによって除去した。次いで、フッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体133をエッチング除去した。すると、200ミクロンの厚みを持った多孔質化されたSi基体133は、2分で除去された。 Si_3N_4 層136を除去した後には、 SiO_2 上に 1μ mの厚みを持った単結晶Si層132を有する基体が形成できた。

【0214】透過電子顕微鏡による断面観察の結果、S i層には新たな結晶欠陥は導入されておらず、良好な結 10 晶性が維持されていることが確認された。

【0215】(実施例23)直径4inchで500ミクロンの厚みを持ったP型(100)Si基体131上にCVD法により、Siエピタキシャル層132を0.5ミクロンの厚みで成長させた。堆積条件は、以下のとおりである。

反応ガス流量: SiH₂Cl₂ 1000SCCM H₂ 2301/min.

温度:1080℃ 圧力:80Torr 時間:1min.

【0216】この基体に50%のHF溶液中において陽極化成を行った。この時の電流密度は、100mA/cm²であった。この時の多孔質化速度は、8.4 μ m/min.であり、500ミクロンの厚みを持ったP型(100)Si基体全体131全体を多孔質化させた。この陽極化成では、P型(100)Si基体131のみが多孔質化され、Siエピタキシャル層132には変化がなかった。

【0217】次に、このエピタキシャル層132の表面 30 に厚み1000Åの酸化層137を形成した。その後、表面に5000Åの酸化層135を形成した別のSi基体134と前記酸化層137とを密着させ、700℃、0.5時間加熱することにより、両者を強固に貼り合わせた。減圧CVDによってSi₃ N₄を、貼り合わせた2枚のSi基体を被覆して0.1μm堆積して、多孔質基体133上の窒化膜136のみを反応性イオンエッチングによって除去した。次いで、フッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体をエッチング除去した。すると、500ミクロンの厚みを持った多孔質化さ 40 れたSi基体は、7分で除去された。Si₃ N₄層136を除去した後には、SiО₂上に単結晶Si層132を有する基体が形成できた。

【0218】又、得られた単結晶Si層の厚みを走査型 エリプソメトリーを用いて調べたところ、4inchウ エハーの面内において、単結晶Si層の厚みの最大値と 最小値の差は、厚みの最大値に対して8%以下に抑えら れていた。

【0219】又、透過電子顕微鏡による単結晶Si層の 平面観察の結果、転移欠陥密度は1×10³/cm²以下 50 42

に抑えられており、単結晶Si層形成工程において、新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0220】又、単結晶Si層につき、MOSc-t 法を用いて少数キャリアーのライフタイムを測定したところ、 2.1×10^{-3} sec という高い値を示した。

【0221】 (実施例24) 直径3 inchで200ミ クロンの厚みを持ったP型(100)Si基体131の 表面にプロトンのイオン注入によって、N型Si層13 2を1ミクロンの厚みで形成した。H⁺注入量は、5× 10¹⁵ (ions/cm²) であった。この基体に50 %のHF溶液中において陽極化成を施した。この時の電 流密度は、100mA/cm2であった。この時の多孔 質化速度は、8. 4 µm/min. であり、200ミク ロンの厚みを持ったP型(100)Si基体131全体 は、24分で多孔質化された。この陽極化成では、P型 (100) Si基体131のみが多孔質化され、N型S 1層132には変化がなかった。次に、このエピタキシ ャル層132の表面に、1000Åの厚みの酸化層13 20 7を形成した。その後、表面に5000Åの酸化層13 5を形成した別のSi基体134と前記酸化層137と を密着させ、700℃、0.5時間加熱することによ り、2つのSi基体を、強固に貼り合わせた。減圧CV D法によってSi₃N₄、を貼り合わせた2枚のSi基体 に0. 1 μmの厚みで被覆した。次いで、多孔質基体上 の窒化膜のみを反応性イオンエッチングによって除去し た。次いで、フッ硝酸酢酸溶液(1:3:8)を用いて 多孔質 S i 基体 1 3 3 をエッチング除去した。 すると、 200ミクロンの厚みを持った多孔質化されたSi基体 は、2分で除去された。Si3N4層136を除去した後 には、SiO2上に単結晶Si層132を有する基体が 形成できた。透過電子顕微鏡による断面観察の結果、S 1層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。

【0222】(実施例25)直径3inchで200ミクロンの厚みを持ったP型(100)単結晶Si基体に50%のHF溶液中において陽極化成を施した。この時の電流密度は、 $100mA/cm^2$ であった。この時の多孔質化速度は、 $8.4\mu m/min$. であり200ミクロンの厚みを持ったP型(100)Si基体全体は、24分で多孔質化された。

【0223】P型(100)多孔質Si基体41上にMBE(分子線エピタキシー: Molecular Beam Epitaxy)法により、Siエピタキシャル層42を0.5ミクロンの厚みで成長させた。堆積条件は、以下のとおりである。

温度:700℃

圧力: 1×10⁻⁹ Torr

成長速度: 0.1 nm/sec

【0224】次に、このエピタキシャル層42の表面に

厚み1000Åの酸化層45を形成した。その後、表面 に5000Åの酸化層44を形成した別のSi基体43 と前記酸化層45とを重ね合わせ、窒素雰囲気中で80 0℃、0.5時間加熱することにより、2つのSi基体 を強固に貼り合わせた。次いで、フッ硝酸酢酸溶液 (1:3:8) を用いて多孔質SI基体41をエッチン グ除去した。すると、200ミクロンの厚みを持った多 孔質化されたSi基体41は、2分で除去された。

【0225】SiO2上に薄膜単結晶Si層42を有す る基体が形成できた。透過電子顕微鏡による断面観察の 10 結果、Si層には新たな結晶欠陥は導入されておらず、 良好な結晶性が維持されていることが確認された。

【0226】 (実施例26) 直径3inchで200ミ クロンの厚みを持ったP型(100)単結晶Si基体に 50%のHF溶液中において陽極化成を施した。この時 の電流密度は、 100 mA/cm^2 であった。この時の 多孔質化速度は、8. 4 μm/min. であり200ミ クロンの厚みを持ったP型(100)Si基体全体は、 24分で多孔質化された。該P型(100)多孔質Si 基体41上にプラズマCVD法により、Siエピタキシ 20 ャル層42を5ミクロンの厚みに成長させた。堆積条件 は、以下のとおりである。

ガス:SiH4

高周波電力:100W

温度:800℃

圧力: 1×10⁻²Torr

成長速度: 2.5 nm/sec

【0227】次に、このエピタキシャル層42の表面に 厚み1000Åの酸化層45を形成した。その後、表面 に5000Åの酸化層44を形成した別のSi基体43 30 と前記酸化層45とを重ね合わせ、窒素雰囲気中で80 0℃、0.5時間加熱することにより、2つのSi基体 を強固に貼り合わせた。次いで、6MのKOH溶液を用 いて多孔質S1基体41をエッチング除去した。

【0228】前述したように通常のSi単結晶のKOH 6 M、溶液に対するエッチング速度は、約毎分1ミク ロン弱程度であるが、多孔質層のエッチング速度はその 百倍ほど増速される。すると、200ミクロンの厚みを **持った多孔質化されたSi基体は、2分で除去された。**

Si層が形成できた。

【0230】(実施例27)直径5inchで600ミ クロンの厚みを持ったP型(100)単結晶Si基体に 50%のHF溶液中において陽極化成を施した。この時 の電流密度は、100mA/cm2であった。この時の 多孔質化速度は、8. 4 μm/min. であり600ミ クロンの厚みを持ったP型(100)Si基体全体は、 70分で多孔質化された。P型(100)多孔質Si基 体41上にバイアス スパッター法により、Siエピタ 44

条件は、以下のとおりである。 RF周波数:100MHz 高周波電力:600W

温度:300℃

Arガス圧力:8×10⁻³Torr

成長時間:120分

ターゲット直流バイアス:-200V

基体直流パイアス:+5 V

【0231】次に、このエピタキシャル層42の表面に 厚み1000Åの酸化層45を形成した。その後、表面 に5000Åの酸化層44を形成した別のS1基体43 を重ね合わせ、窒素雰囲気中で800℃、0.5時間加 熱することにより、2つのSi基体を強固に貼り合わせ た。次いで、フッ硝酸酢酸溶液(1:3:8)を用いて 多孔質SI基体41をエッチング除去した。すると、6 00ミクロンの厚みを持った多孔質化されたSi基体4 1は、7分で除去された。

【0232】SiO2上に良好な結晶性を有する単結晶 Si層42を有する基体が形成できた。

【0233】又、得られた単結晶Si層の厚みを走査型 エリプソメトリーを用いて調べたところ、5inchウ エハーの面内において、単結晶Si層の厚みの最大値と 最小値の差は、厚みの最大値に対して8%以下に抑えら れていた。

【0234】又、透過電子顕微鏡による単結晶Si層の 平面観察の結果、転移欠陥密度は1×10³/cm²以下 に抑えられており、単結晶Si層形成工程において、新 たな結晶欠陥は導入されておらず、良好な結晶性が維持 されていることが確認された。

【0235】又、単結晶Si層につき、MOS c-t 法を用いて少数キャリアーのライフタイムを測定したと ころ、 2.1×10^{-3} s e c という高い値を示した。

【0236】 (実施例28) 直径3inchで200ミ クロンの厚みを持ったP型(100)単結晶Si基体に 50%のHF溶液中において陽極化成を行った。この時 の電流密度は、100mA/cm²であった。この時の 多孔質化速度は、8.4 μ m/min.であり200ミ クロンの厚みを持ったP型(100)Si基体全体は、 24分で多孔質化された。P型(100)多孔質Si基 【0229】S1O2上に良好な結晶性を有する単結晶 40 体41上に液相成長法により、S1エピタキシャル層4 2を5ミクロンの厚みに成長させた。成長条件は、以下 のとおりである。

溶媒:Sn

成長温度:900℃ 成長雰囲気:H2

成長時間:10分

【0237】次に、このエピタキシャル層42の表面に 厚み1000Åの酸化層45を形成した。その後、表面 に5000Åの酸化層44を形成した別のSi基体43 キシャル層42を1ミクロンの厚みに成長させた。堆積 50 を密着させ、700℃、0.5時間加熱することによ

り、2つのSi基体を強固に貼り合わせた。次いで、フ ツ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体 41をエッチング除去した。すると、200ミクロンの 厚みを持った多孔質化されたSi基体41は、2分で除 去された。

【0238】SiO2上に単結晶Si層を有する基体が 形成できた。

【0239】 (実施例29) 直径3 inchで200ミ クロンの厚みを持ったP型(100)単結晶Si基体を 50%のHF溶液中において陽極化成を行った。この時 10 の電流密度は、100mA/cm2であった。この時の 多孔質化速度は、8. $4 \mu m/m i n$. であり200ミ クロンの厚みを持ったP型(100)Si基体全体は、 24分で多孔質化された。P型(100)多孔質Si基 体41上に減圧CVD法により、Siエピタキシャル層 42を0.1ミクロンの厚みに成長させた。堆積条件 は、以下のとおりである。

ソースガス:SiH4

キャリヤーガス:H2 温度:850℃

圧力:1×10⁻²Torr

成長速度: 3. 3 nm/sec

【0240】次に、このエピタキシャル層42の表面に 厚み1000Åの酸化層45を形成した。その後、表面 に5000Åの酸化層44を形成した別のSi基体43 を密着させ、700℃、0.5時間加熱することによ り、2つのSi基体を強固に貼り合わせた。次いで、フ ツ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体 41をエッチング除去した。すると、200ミクロンの 厚みをもった多孔質化されたSi基体41は、2分で除 30 去された。

【0241】SiO2上に単結晶Si層42を有する基 体が形成できた。ソースガスとして、SiH2Cl2をも ちいた場合には、成長温度を数十度上昇させる必要があ るが、多孔質基体に特有な増速エッチング特性は、維持 された。

【0242】 (実施例30) 直径3inchで200ミ クロンの厚みを持ったP型(100)S1基体141上 にCVD法により、Siエピタキシャル層142を1ミ である。

反応ガス流量:SiH₂Cl₂ 1000SCCM

 H_2 2301/min.

温度:1080℃ 圧力:80Torr 時間:2min.

【0243】この基体を50%のHF溶液中において陽 極化成を行った。この時の電流密度は、100mA/c m²であった。又、この時の多孔質化速度は、8.4 μ m/min.であり200ミクロンの厚みを持ったP型 50 表面にプロトンのイオン注入によって、N型Si層14

46

(100) Si基体全体を多孔質化させた。この陽極化 成では、P型(100) Si基体141のみが多孔質化 され、SIエピタキシャル層142には変化がなかっ た。次に、このエピタキシャル層142の表面に、表面 に5000Åの酸化層145を形成した別のSi基体1 44を重ねあわせ、窒素雰囲気中で800℃、0.5時 間加熱することにより、2つのSi基体を、強固に貼り 合わせた。次いで、フッ硝酸酢酸溶液(1:3:8)を 用いて多孔質Si基体をエッチング除去した。すると、 200ミクロンの厚みをもった多孔質化されたSi基体 は、2分で除去された。

【0244】SiO₂上に1μmの厚みを持った単結晶 Si層142を有する基体が形成できた。透過電子顕微 鏡による断面観察の結果、Si層には新たな結晶欠陥は 導入されておらず、良好な結晶性が維持されていること が確認された。

【0245】 (実施例31) 直径3inchで200ミ クロンの厚みを持ったP型(100)S1基体141上 にCVD法により、Siエピタキシャル層142を0. 20 5ミクロンの厚みで成長させた。堆積条件は、以下のと おりである。

反応ガス流量:SIH2CI2 1000SCCM

 H_2 2301/min.

温度:1080℃ 圧力:80Torr 時間:1min.

【0246】この基体に50%のHF溶液中において陽 極化成を施した。この時の電流密度は、100mA/c m^2 であった。この時の多孔質化速度は、 $8.4 \mu m/$ min. であり200ミクロンの厚みを持ったP型(1 00) Si基体141全体は、24分で多孔質化され た。この陽極化成では、P型(100)Si基体141 のみが多孔質化されSiエピタキシャル層142には変 化がなかった。

【0247】次に、このエピタキシャル層142の表面 に厚み1000Åの酸化層146を形成した。その後、 表面に5000Aの酸化層145を形成した別のS1基 体を密着させ、700℃、0.5時間過熱することによ り、2つのSi基体を、強固に貼り合わせた。次いで、 クロンの厚みで成長させた。堆積条件は、以下のとおり 40 フッ硝酸酢酸溶液 (1:3:8) を用いて多孔質Si基 体をエッチング除去した。すると、200ミクロンの厚 みをもった多孔質化されたSi基体は、2分で除去され た。

> 【0248】SiO2上に単結晶Si層を有する基体が 形成できた。透過電子顕微鏡による断面観察の結果、S i層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。

> 【0249】(実施例32)直径3inchで200ミ クロンの厚みを持ったP型(100)Si基体141の

(25)

47

2を1ミクロンの厚みに形成した。H+注入量は、5× 10¹⁵ (ions/cm²) であった。この基体に50 %のHF溶液中において陽極化成を施した。この時の電 流密度は、100mA/cm2であった。この時の多孔 質化速度は、8. 4μ m/min. であり、200ミク ロンの厚みを持ったP型(100)Si基体全体は、2 4分で多孔質化された。この陽極化成では、P型(10 0) Si基体141のみが多孔質化されN型Si層14 2には変化がなかった。次に、このエピタキシャル層1 42の表面に厚み1000Åの酸化層146を形成し 10 た。その後、表面に5000Åの酸化層145を形成し た別のSi基体と前記酸化層146とを密着させ、70 0℃、0.5時間過熱することにより、2つのSi基体 を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液 (1:3:8)を用いて多孔質Si基体をエッチング除 去した。すると、200ミクロンの厚みをもった多孔質 化されたS1基体は、2分で除去された。

【0250】SiO₂上に単結晶Si層を有する基体が 形成できた。

【0251】又、得られた単結晶Si層の厚みを走査型 20 エリプソメトリーを用いて調べたところ、3inchウ エハーの面内において単結晶Si層の厚みの最大値と最 小値の差は、厚みの最大値に対して5%以下に抑えられ ていた。

【0252】又、透過電子顕微鏡による単結晶Si層の平面観察の結果、転移欠陥密度は1×10³/cm²以下に抑えられており、単結晶Si層形成工程において、新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0253】又、単結晶Si層につき、MOS c-t 30 法を用いて少数キャリアーのライフタイムを測定したところ、2.2×10⁻³ secという高い値を示した。

【0254】 (実施例33) 直径3 i n c hで200ミクロンの厚みを持ったP型 (100) 単結晶S i 基体に50%のHF溶液中において陽極化成を施した。この時の電流密度は、 $100mA/cm^2$ であった。この時の多孔質化速度は、 $8.4\mu m/min$. であり200ミクロンの厚みを持ったP型 (100) S i 基体全体は、24分で多孔質化された。

【0255】P型(100)多孔質Si基体51上にM 40 BE法により、Siエピタキシャル層52を0.5ミクロン低温成長させた。堆積条件は、以下のとおりである。

温度:700℃

圧力:1×10⁻⁹Torr 成長速度:0.1nm/sec

【0256】次に、このエピタキシャル層52の表面に の電流密度は、100m 光学研磨を施した溶融石英ガラス(fusedqua 多孔質化速度は、8.4 rtz glass)基体を重ねあわせ、窒素雰囲気中 クロンの厚みを持った Pで <math>800 \mathbb{C} 、0.5 時間加熱することにより、2 つの基 50 2 4分で多孔質化された。

48

体を、強固に貼り合わせた。減圧CVD法によってSi $_3$ N4を0.1 μ mの厚みで貼りあわせた2枚の基体を被覆した。次いで、多孔質基体51上の窒化膜54のみを反応性イオンエッチングによって除去した。次いでフッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体51をエッチング除去した。すると、200ミクロンの厚みをもった多孔質化されたSi基体51は、2分で除去された。Si $_3$ N4層54を除去した後には、石英ガラス(fusedquartz glass)基体53上に0.5 μ mの厚みを持った単結晶Si層52を有する基体が形成できた。

【0257】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0258】(実施例34)直径3inchで200ミクロンの厚みを持ったP型(100)単結晶Si基体に50%のHF溶液中において陽極化成を施した。この時の電流密度は、 $100mA/cm^2$ であった。この時の多孔質化速度は、 $8.4\mu m/min$. であり200ミクロンの厚みを持ったP型(100)Si基体全体は、24分で多孔質化された。

【0259】P型(100)多孔質Si基体51上にプラズマCVD法により、Siエピタキシャル層52を5ミクロンの厚みに成長させた。堆積条件は、以下のとおりである。

ガス:SiH4

高周波電力:100W

温度:800℃

圧力: 1×10⁻²Torr 成長速度: 2.5nm/sec

【0260】次に、このエピタキシャル層52の表面に 光学研磨を施した500℃近辺に軟化点のあるガラス基体53を重ねあわせ、窒素雰囲気中で450℃、0.5時間加熱することにより、2つの基体を、強固に貼り合わせた。減圧CVD法によってSi $_3$ N $_4$ を0.1 μ mの厚みに貼りあわせた2つの基体に被覆した。次いで多孔質基体51上の窒化膜54のみを反応性イオンエッチングによって除去した。次いでKOH 6M溶液を用いて多孔質化Si基体をエッチング除去した。すると、200ミクロンの厚みをもった多孔質化されたSi基体は、2分で除去された。Si $_3$ N $_4$ 層を除去した後には、低軟化点ガラス基体53上に5 μ mの厚みを持った単結晶Si層52が形成できた。

【0261】(実施例35)直径3inchで200ミクロンの厚みを持ったP型(100)単結晶Si基体に50%のHF溶液中において陽極化成を施した。この時の電流密度は、 $100 \, \text{mA/cm}^2$ であった。この時の多孔質化速度は、 $8.4 \, \mu \, \text{m/min}$. であり200ミクロンの厚みを持ったP型(100)Si基体全体は、 $2.4 \, \mu \, \text{m/min}$

【0262】P型(100)多孔質Si基体51上にバ イアス スパッター法により、Siエピタキシャル層を 1. 0ミクロンの厚みに成長させた。堆積条件は、以下 のとおりである。

RF周波数:100MHz 高周波電力:600W

温度:300℃

Arガス圧力:8×10⁻³Torr

成長速度:120分

ターゲット直流バイアス:-200V

基体直流パイアス: +5V

【0263】次に、このエピタキシャル層52の表面に 光学研磨を施した500℃近辺に軟化点のあるガラス基 体 5 3 を重ねあわせ、窒素雰囲気中で 4 5 0 ℃、0.5 時間加熱することにより、2つの基体を強固に貼り合わ せた。減圧CVD法によってSi₃N₄を0.1μmの厚 みに貼りあわせた2つの基体を被覆した。次いで、多孔 質基体上の窒化膜のみを反応性イオンエッチングによっ て除去した。その後フッ硝酸酢酸溶液(1:3:8)を と、200ミクロンの厚みをもった多孔質化されたSi 基体51は、2分で除去された。Sl3N4層54を除去 した後には、低融点ガラス基体上に1.0μmの厚みを 持った単結晶Si層52を有する基体が形成できた。ま た、Si₃N₄層の代わりに、アピエゾンワックスを被覆 した場合にも同様の効果があり、多孔質化されたSi基 体51のみを除去し得た。

【0264】又、得られた単結晶Si層の厚みを走査型 エリプソメトリーを用いて調べたところ、3inchウ エハーの面内において単結晶Si層の厚みの最大値と最 30 小値の差は、厚みの最大値に対して5%以下に抑えられ ていた。

【0265】又、透過電子顕微鏡による単結晶Si層の 平面観察の結果、転移欠陥密度は1×10³/cm²以下 に抑えられており、単結晶Si層形成工程において、新 たな結晶欠陥は導入されておらず、良好な結晶性が維持 されていることが確認された。又、単結晶Si層につ き、MOS c-t法を用いて少数キャリアーのライフ タイムを測定したところ、2.0×10⁻³ secという 高い値を示した。

【0266】 (実施例36) 直径3 inchで200ミ クロンの厚みを持ったP型(100)単結晶Si基体に 50%のHF溶液中において陽極化成を施した。この時 の電流密度は、100mA/cm2であった。この時の 多孔質化速度は、8. 4μm/min. であり200ミ クロンの厚みを持ったP型(100)Si基体全体は、 24分で多孔質化された。

【0267】P型(100)多孔質Si基体51上に液 相成長法により、Siエピタキシャル層を10ミクロン 50

る。 溶媒:Sn

成長温度:900℃ 成長雰囲気:H2 成長時間:20分

【0268】次に、このエピタキシャル層52の表面に 光学研磨を施した800℃近辺に軟化点のあるガラス基 体 5 3 を重ねあわせ、窒素雰囲気中で 7 5 0 ℃、 0. 5 時間加熱することにより、2つの基体は、強固に貼り合 10 わされた。滅圧CVD法によってSi₃N₄を0.1μm の厚みで貼りあわせた2枚の基体を被覆した。その後多 孔質基体上の窒化膜のみを反応性イオンエッチングによ って除去した。次いでフッ硝酸酢酸溶液(1:3:8) を用いて多孔質Si基体をエッチング除去した。する と、200ミクロンの厚みをもった多孔質化されたSi 基体51は、2分で除去された。Si3N4層54を除去 した後には、ガラス基体53上に10μmの厚みを持っ た単結晶S1層52を有する基体が形成できた。また、 Si3N4層の代わりに、アピエゾンワックスを被覆した 用いて多孔質Si基体51をエッチング除去した。する 20 場合にも同様の効果があり、多孔質化されたSi基体の みを完全に除去し得た。

> 【0269】 (実施例37) 直径3inchで200ミ クロンの厚みを持ったP型(100)単結晶Si基体に 50%のHF溶液中において陽極化成を施した。この時 の電流密度は、100mA/cm2であった。この時の 多孔質化速度は、8. 4 μm/m i n. であり200ミ クロンの厚みを持ったP型(100)Si基体全体は、 24分で多孔質化された。

【0270】P型(100)多孔質Si基体51上に減 圧CVD法により、Siエピタキシャル層52を1.0 ミクロンの厚みで成長させた。堆積条件は、以下のとお りである。

ソースガス:SiH4 800SCCM キャリヤーガス:H2 1501/min.

温度:850℃

圧力: 1×10⁻²Torr

成長速度: 3. 3 nm/sec

【0271】次に、このエピタキシャル層52の表面に 光学研磨を施した溶融石英ガラス基体53を重ねあわ 40 せ、窒素雰囲気中で800℃、0.5時間加熱すること により、2つの基体は、強固に貼り合わせた。

【0272】減圧CVD法によってSi₃N₄を0.1μ mの厚みで堆積させて貼りあわせた2枚の基体を被覆し た。その後、多孔質基体上の窒化膜のみを反応性イオン エッチングによって除去した。次いでフッ硝酸酢酸溶液 を用いて多孔質Si基体51をエッチング除去した。す ると、200ミクロンの厚みをもった多孔質化されたS i基体は、2分で除去された。Si3N4層を除去した後 には、石英ガラス基体53上に1.0μmの厚みを持っ の厚みに成長させた。成長条件は、以下のとおりであ 50 た単結晶Si層52を有する基体が形成できた。ソース

ガスとして、SiH2Cl2をもちいた場合には、成長温 度を数十度上昇させる必要があるが、多孔質基体に特有 な増速エッチング特性は、維持された。

【0273】(実施例38)直径4inchで300ミ クロンの厚みを持ったP型(100)Si基体151上 にCVD法により、Siエピタキシャル層152を1ミ クロンの厚みに成長させた。堆積条件は、以下のとおり

反応ガス流量:SiH₂Cl₂ 1000SCCM

 H_2 2301/min.

温度:1080℃ 圧力:80Torr 時間: 2 m i n.

【0274】この基体に50%のHF溶液中において陽 極化成を施した。この時の電流密度は、100mA/c m^2 であった。又、この時の多孔質化速度は、8、 4μ m/min. であり、300ミクロンの厚みを持ったP 型(100)Si基体151全体は、36分で多孔質化 された。前述したようにこの陽極化成では、P型(10 0) Si基体151のみが多孔質化され、Siエピタキ 20 シャル層152には変化がなかった。次に、このエピタ キシャル層152の表面に光学研磨を施した溶融石英ガ ラス基体154を重ねあわせ、窒素雰囲気中で800 ℃、0.5時間加熱することにより、2つの基体を強固 に貼り合わせた。減圧CVD法によってSi3N4を0. 1μmの厚みで堆積させて、貼りあわせた2つの基体を 被覆した。その後、多孔質基体153上の窒化膜155 のみを反応性イオンエッチングによって除去した。次い でフッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si 基体をエッチング除去した。すると、300ミクロンの 30 厚みをもった多孔質化されたSi基体153は、4分で 除去された。SisN4層155を除去した後には、石英 ガラス基体 1 5 4 上に 1 μmの厚みを持った単結晶 S i 層152を有する基体が形成できた。透過電子顕微鏡に よる断面観察の結果、Si層には新たな結晶欠陥は導入 されておらず、良好な結晶性が維持されていることが確 認された。

【0275】 (実施例39) 直径3 inchで200ミ クロンの厚みを持ったP型(100)Si基体151上 にCVD法により、Siエピタキシャル層152を0. 5ミクロンの厚みに成長させた。堆積条件は、以下のと おりである。

反応ガス流量:SiH₂Cl₂ 1000SCCM

 $H_2 = 2301/min.$

温度:1080℃ 圧力:80Torr 時間:1min.

【0276】この基体に50%のHF溶液中において陽 極化成を施した。この時の電流密度は、100mA/c m^2 であった。この時の多孔質化速度は、 $8.4 \mu m / 50$ 小値の差は、厚みの最大値に対して6%以下に抑えられ

min. であり200ミクロンの厚みを持ったP型(1 00) S1基体151全体は、24分で多孔質化され た。この陽極化成では、P型(100)Si基体のみが 多孔質化されSiエピタキシャル層152には変化がな

52

【0277】次に、このエピタキシャル層152の表面 に光学研磨を施した溶融石英ガラス基体154を重ねあ わせ、窒素雰囲気中で800℃、0.5時間加熱するこ とにより、2つの基体を、強固に貼り合わせた。減圧C 10 VD法によってSi₃N₄を0.1μmの厚みで堆積させ て、貼りあわせた2枚の基体を被覆した。その後、多孔 質基体153上の窒化膜155のみを反応性イオンエッ チングによって除去した。次いでフッ硝酸酢酸溶液 (1:3:8)を用いて多孔質Si基体をエッチング除 去した。すると、200ミクロンの厚みをもった多孔質 化されたSi基体153は、2分で除去された。Si₃ N4層155を除去した後には、ガラス基体154上に 0. 5 μmの厚みを持った単結晶Si層152を有する 基体が形成できた。透過電子顕微鏡による断面観察の結 果、Si層には新たな結晶欠陥は導入されておらず、良 好な結晶性が維持されていることが確認された。

【0278】 (実施例40) 直径4inchで300ミ クロンの厚みを持ったP型(100)Si基体151の 表面にプロトンのイオン注入によって、N型Si層15 2を1ミクロンの厚みで形成した。H+注入量は、5× 10¹⁵ (ions/cm²) であった。この基体に50 %のHF溶液中において陽極化成を施した。この時の電 流密度は、100mA/cm2であった。この時の多孔 質化速度は、8. 4μm/min. であり、300ミク ロンの厚みを持ったP型(100)Si基体151全体 は、37分で多孔質化された。この陽極化成では、P型 (100) Si基体のみが多孔質化され、N型Si層1 52には変化がなかった。次に、このN型Si層152 の表面に光学研磨を施した溶融石英ガラス基体154を 重ねあわせ、窒素雰囲気中で800℃、0.5時間加熱 することにより、2つの基体を、強固に貼り合わせた。

【0279】減圧CVD法によってSi₃N₄を0.1μ mの厚みに堆積させて貼りあわせた2枚の基体を被覆し た。次いで、多孔質基体153上の窒化膜155のみを 40 反応性イオンエッチングによって除去した。次いでフッ 硝酸酢酸溶液を用いて多孔質Si基体をエッチング除去 した。すると、300ミクロンの厚みをもった多孔質化 されたSi基体151は、4分で除去された。Si3N4 層155を除去した後には、ガラス基体154上に1. 0μmの厚みを持った単結晶Si層152を有する基体 が形成できた。

【0280】又、得られた単結晶Si層の厚みを走査型 エリプソメトリーを用いて調べたところ、4inchウ エハーの面内において単結晶Si層の厚みの最大値と最

ていた。

【0281】又、透過電子顕微鏡による単結晶Si層の 平面観察の結果、転移欠陥密度は1×10³/cm²以下 に抑えられており、単結晶Si層形成工程において、新 たな結晶欠陥は導入されておらず、良好な結晶性が維持 されていることが確認された。又、単結晶Si層につ き、MOS c-t法を用いて少数キャリアーのライフ タイムを測定したところ、2.2×10⁻³ secという 高い値を示した。

【0282】つまり、本発明によれば、ガラスに代表さ 10 れる光透過性絶縁物基体上にも、結晶性が単結晶ウエハ 一並に優れたSi結晶層を得るうえで、生産性、均一 性、制御性、経済性の面において優れた半導体基体の形 成方法を提供することができる。更に本発明によれば、 従来のSOIデバイスの利点を活用し得、応用な範囲の 広い半導体基体の形成方法を提供することができる。

【0283】 (実施例41) 直径3inchで200ミ クロンの厚みを持ったP型(100)単結晶S1基体に 50%のHF溶液中において陽極化成を施した。この時 の電流密度は、100mA/cm²であった。この時の 20 多孔質化速度は、8. $4 \mu m/m in$. であり200ミ クロンの厚みを持ったP型(100)Si基体全体は、 24分で多孔質化された。

【0284】P型(100)多孔質Si基体61上にM BE法により、Siエピタキシャル層62を0.5ミク ロンの厚みに成長させた。堆積条件は、以下のとおりで ある。

温度:700℃

圧力:1×10⁻⁹Torr

成長速度: 0. 1 nm/sec

【0285】次に、このエピタキシャル層62の表面に 光学研磨を施した溶融石英ガラス基体63を重ねあわ せ、窒素雰囲気中で800℃、0.5時間加熱すること により、2つの基体を、強固に貼り合わせた。次いで、 フッ硝酸酢酸溶液を用いて多孔質Si基体61をエッチ ング除去した。すると、200ミクロンの厚みをもった 多孔質化されたSi基体61は、2分で除去された。石 英ガラス基体63上に0.5μmの厚みを持った単結晶 Si層62を有する基体が形成できた。透過電子顕微鏡 による断面観察の結果、Si層には新たな結晶欠陥は導 40 入されておらず、良好な結晶性が維持されていることが 確認された。

【0286】(実施例42)直径3inchで200ミ クロンの厚みを持ったP型(100)単結晶Si基体に 50%のHF溶液中において陽極化成を施した。この時 の電流密度は、100mA/cm2であった。この時の 多孔質化速度は、8. 4 μm/min. であり200ミ クロンの厚みを持ったP型(100)Si基体全体は、 24分で多孔質化された。P型(100)多孔質Si基 体61上にプラズマCVD法により、Siエピタキシャ 50 エハーの面内において単結晶Si層の厚みの最大値と最

54

ル層62を5ミクロンの厚みで成長させた。 堆積条件 は、以下のとおりである。

ガス: S i H₄

高周波電力:100W

温度:800℃

圧力: 1×10⁻²Torr 成長速度: 2. 5 nm/sec

【0287】次に、このエピタキシャル層62の表面に 光学研磨を施した500℃近辺に軟化点のあるガラス基 体を重ねあわせ、窒素雰囲気中で450℃、0.5時間 加熱することにより、2つの基体を、強固に貼り合わせ た。次いでKOH、6M溶液を用いて多孔質化Si基体 61をエッチング除去した。すると、200ミクロンの 厚みをもった多孔質化されたS1基体61は、2分で除 去された。低軟化点ガラス基体63上に5μmの厚みを 持った単結晶Si層62を有する基体が形成できた。

【0288】 (実施例43) 直径3 inchで200ミ クロンの厚みを持ったP型(100)単結晶Si基体に 50%のHF溶液中において陽極化成を施した。この時 の電流密度は、100mA/cm²であった。この時の 多孔質化速度は、8.4 μ m/min.であり200ミ クロンの厚みを持ったP型(100)Si基体全体は、 24分で多孔質化された。

【0289】P型(100)多孔質Si基体61上にバ イアススパッター法により、Siエピタキシャル層62 を1. 0ミクロンの厚みに成長させた。堆積条件は、以 下のとおりである。

RF周波数:100MHz

高周波電力:600W

30 温度:300℃

Arガス圧力:8×10⁻³Torr

成長速度:120分

ターゲット直流パイアス:-200V

基体直流バイアス: +5V

【0290】次に、このエピタキシャル層62の表面に 光学研磨を施した500℃近辺に軟化点のあるガラス基 体 6 3 を重ねあわせ、窒素雰囲気中で 4 5 0 ℃、 0. 5 時間加熱することにより、2つの基体を強固に貼り合わ せた。次いでNaOH 7M溶液を用いて多孔質Si基 体61をエッチング除去した。

【0291】前述したように通常のSi単結晶の7M NaOH溶液にたいするエッチング速度は、約毎分1ミ クロン弱程度であるが、多孔質層のエッチング速度はそ の百倍ほど増速される。すなわち、200ミクロンの厚 みをもった多孔質化されたSi基体61は、2分で除去 された。低融点ガラス基体63上に1.0μmの厚みを 持った単結晶Si層62を有する基体が形成できた。

【0292】又、得られた単結晶Si層の厚みを走査型 エリプソメトリーを用いて調べたところ、3inchウ

小値の差は、厚みの最大値に対して5%以下に抑えられていた。

【0293】又、透過電子顕微鏡による単結晶Si層の平面観察の結果、転移欠陥密度は 1×10^3 / cm^2 以下に抑えられており、単結晶Si 層形成工程において、新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。又、単結晶Si 層につき、MOS c-t 法を用いて少数キャリアーのライフタイムを測定したところ、 2.1×10^{-3} sec という高い値を示した。

【0294】(実施例44)直径3inchで200ミクロンの厚みを持ったP型(100)単結晶Si基体に50%のHF溶液中において陽極化成を施した。この時の電流密度は、 $100mA/cm^2$ であった。この時の多孔質化速度は、 $8.4\mu m/min$.であり200ミクロンの厚みを持ったP型(100)Si基体全体は、24分で多孔質化された。

【0295】P型(100)多孔質Si基体61上に液相成長法により、Siエピタキシャル層62を10ミクロンの厚みに成長させた。成長条件は、以下のとおりで 20ある。

溶媒:Sn

成長温度:900℃ 成長雰囲気:H₂ 成長時間:20分

【0296】次に、このエピタキシャル層62の表面に 光学研磨を施した800℃近辺に軟化点のあるガラス基 体63を重ねあわせ、窒素雰囲気中で750℃、0.5 時間加熱することにより、2つの基体を、強固に貼り合 わせた。次いでフッ硝酸酢酸溶液を用いて多孔質Si基 30 体61をエッチング除去した。すると、200ミクロン の厚みをもった多孔質化されたSi基体61は、2分で 除去された。ガラス基体63上に10μmの厚みを持っ た単結晶Si層62を有する基体が形成できた。

【0297】(実施例45)直径3inchで200ミクロンの厚みを持ったP型(100)単結晶Si基体に50%のHF溶液中において陽極化成を施した。この時の電流密度は、 $100 \, \text{mA/cm}^2$ であった。この時の多孔質化速度は、 $8.4 \, \mu \, \text{m/min}$. であり200ミクロンの厚みを持ったP型(100)Si基体全体は、24分で多孔質化された。

【0298】P型(100)多孔質Si基体61上に減圧CVD法により、Siエピタキシャル層52を1.0ミクロンの厚みに成長させた。堆積条件は、以下のとおりである。

ソースガス:SiH₄ 800SCCM キャリヤーガス:H₂ 1501/min.

温度:850℃

圧力: 1×10⁻²Torr 成長速度: 3.3nm/sec 【0299】次に、このエピタキシャル層62の表面に 光学研磨を施した溶融石英ガラス基体63を重ねあわせ、窒素雰囲気中で800℃、0.5時間加熱すること により、2つの基体は、強固に貼り合わせた。次いで、 フッ硝酸酢酸溶液を用いて多孔質Si基体61をエッチ ング除去した。すると、200ミクロンの厚みをもった 多孔質化されたSi基体61は、2分で除去された。石 英ガラス基体63上に1.0μmの厚みを持った単結晶 Si層62を有する基体が形成できた。ソースガスとし て、SiH2C12をもちいた場合には、成長温度を数十 度上昇させる必要があるが、多孔質基体に特有な増速エ ッチング特性は、維持された。

56

【0300】(実施例46)直径4inchで300ミクロンの厚みを持ったP型(100)Si基体161上にCVD法により、Siエピタキシャル層162を1ミクロンの厚みに成長させた。堆積条件は、以下のとおりである。

反応ガス流量: SiH₂Cl₂ 1000SCCM H₂ 2301/min.

② 温度:1080℃ 圧力:80Torr 時間:2min.

【0301】この基体を50%のHF溶液中において陽 極化成を行った。この時の電流密度は、100mA/c m^2 であった。又、この時の多孔質化速度は、8.4 μ m/minであり300ミクロンの厚みを持ったP型 (100) Si基体161全体は、37分で多孔質化さ れた。この陽極化成では、P型(100)Si基体16 1のみが多孔質化され、Siエピタキシャル層162に は変化がなかった。次に、このエピタキシャル層の表面 に光学研磨を施した溶融石英ガラス基体164を重ねあ わせ、窒素雰囲気中で800℃、0.5時間加熱するこ とにより、2つの基体を、強固に貼り合わせた。次いで フッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基 体163をエッチング除去した。すると、300ミクロ ンの厚みをもった多孔質化されたSi基体163は、4 分で除去された。石英ガラス基体164上に1μmの厚 みを持った単結晶Si層162を有する基体が形成でき

40 【0302】又、得られた単結晶Si層の厚みを走査型 エリプソメトリーを用いて調べたところ、4inchウ エハーの面内において単結晶Si層の厚みの最大値と最 小値の差は、厚みの最大値に対して7%以下に抑えられ ていた。

【0303】又、透過電子顕微鏡による単結晶SiBm 平面観察の結果、転移欠陥密度は $1\times10^3/cm^2$ 以下に抑えられており、単結晶SiBm形成工程において、新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。又、単結晶SiBm で、MOSchot で、t 法を用いて少数キャリアーのライフ

タイムを測定したところ、 2.0×10^{-3} s e c という高い値を示した。

【0304】 (実施例47) 直径3inchで200ミクロンの厚みを持ったP型 (100) Si基体161上 にCVD法により、Siエピタキシャル層162を0.5ミクロンの厚みで成長させた。堆積条件は、以下のとおりである。

反応ガス流量:SiH₂Cl₂ 1000SCCM

 H_2 2301/min.

温度:1080℃ 圧力:80Torr 時間:1min.

【0305】この基体に50%のHF溶液中において陽 極化成を施した。この時の電流密度は、100mA/c m^2 であった。この時の多孔質化速度は、 $8.4 \mu m$ minであり200ミクロンの厚みを持ったP型(10 0) Si基体全体161は、24分で多孔質化された。 この陽極化成では、P型(100)Si基体161のみ が多孔質化されSiエピタキシャル層162には変化が なかった。 次に、このエピタキシャル層162の表面 20 に光学研磨を施した溶融石英ガラス基体164を重ねあ わせ、窒素雰囲気中で800℃、0.5時間加熱するこ とにより、2つの基体を、強固に貼り合わせた。次いで フッ硝酸酢酸溶液を用いて多孔質Si基体163をエッ チング除去した。すると、200ミクロンの厚みをもっ た多孔質化されたSi基体は、2分で除去された。ガラ ス基体上に 0. 5 μmの厚みを持った単結晶 Si層が形 成できた。透過電子顕微鏡による断面観察の結果、Si 層には新たな結晶欠陥は導入されておらず、良好な結晶 性が維持されていることが確認された。

【0306】 (実施例48) 直径3inchで200ミ クロンの厚みを持ったP型(100)Si基体161上 の表面にプロトンのイオン注入によって、N型Si層1 62を1ミクロンの厚みに形成した。H*注入量は、5 ×10¹⁵ (ions/cm²) であった。この基体に5 0%のHF溶液中において陽極化成を施した。この時の 電流密度は、100mA/cm2であった。この時の多 孔質化速度は、8. 4 μm/minであり、200ミク ロンの厚みを持ったP型(100)Si基体161全体 は、24分で多孔質化された。この陽極化成では、P型 40 (100) Si基体161のみが多孔質化されN型Si 層162には変化がなかった。次に、このエピタキシャ ル層162の表面に光学研磨を施した溶融石英ガラス基 体164を重ねあわせ、窒素雰囲気中で800℃、0. 5時間加熱することにより、2つの基体を、強固に貼り 合わせた。次いでフッ硝酸酢酸溶液(1:3:8)を用 いて多孔質Si基体163をエッチング除去した。する と、200ミクロンの厚みをもった多孔質化されたSi 基体163は、2分で除去された。ガラス基体164上 に1. 0 μmの厚みを持った単結晶Si層162が形成 50

できた。透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

58

【0307】(実施例49)直径6inchで600ミクロンの厚みを持ったP型(100)単結晶Si基体に50%のHF溶液中において陽極化成を施した。この時の電流密度は、10mA/cm²であった。10分で表面に20ミクロンの厚みを持った多孔質層が形成された。該P型((100)多孔質Si基体上に減圧CVD 法により、Siエピタキシャル層を0.5ミクロンの厚みに成長させた。堆積条件は、以下のとおりである。

 $\exists X : SiH_2Cl_2 (0.6 l/min), H_2 (1 00 l/min)$

温度:850℃ 圧力:50Torr

成長速度: 0. 1 μm/min.

【0308】次に、このエピタキシャル層の表面を50nm熱酸化した。こうして得られた熱酸化膜上に0.8ミクロンの酸化層を表面に有する別のシリコン基体を重ねあわせ、窒素雰囲気中で900℃、1.5時間加熱することにより、2つの基体を強固に貼り合わせた。

【0309】そののちに、シリコン基体の裏面側から580ミクロンの研削研磨を施し、多孔質層を表出させた。

【0310】プラズマCVD法によってS i_3N_4 を 0.1μ mの厚みに堆積させて、貼りあわせた2つの基体を被覆した。次いで、多孔質基体上の窒化膜のみを反応性イオンエッチングによって除去した。

【0311】その後、該貼り合わせた基体をフッ硝酸酢30 酸溶液を用いて選択エッチングした。15分後には、単結晶Si層だけがエッチングされずに残り、単結晶Si エッチング・ストップの材料として、多孔質Si層は選択エッチングされ、完全に除去された。

【0313】また、 Si_3N_4 層の代わりに、アピエゾンワックス、或いは、エレクトロンワックスを被覆した場合にも同様の効果があり、多孔質化されたSi 層のみを完全に除去しえた。

【0314】又、得られた単結晶Si層の厚みを走査型エリプソメトリーを用いて調べたところ、6inchウエハーの面内において単結晶Si層の厚みの最大値と最小値の差は、厚みの最大値に対して10%以下に抑えられていた。

【0315】又、透過電子顕微鏡による単結晶Si層の

平面観察の結果、転移欠陥密度は 1×10^3 / cm^2 以下に抑えられており、単結晶Si層形成工程において、新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。又、単結晶Si層につき、MOS c-t 法を用いて少数キャリアーのライフタイムを測定したところ、 2.0×10^{-3} s e c という高い値を示した。

[0316]

【発明の効果】以上、詳述したように、本発明の半導体部材は、絶縁物上にキャリアライフタイムが大きく欠陥 10 の極めて少ない単結晶半導体領域を優れた膜厚の均一性をもって有するものであり、種々の半導体デバイスに応用可能なものである。又、本発明の半導体部材は高速応答が可能で信頼性に富んだ半導体デバイスに応用可能である。又、本発明の半導体部材は、高価なSOSやSIMOXの代替足り得るものである。

【0317】本発明の半導体部材の製造方法は、絶縁物上に結晶性が単結晶ウエハー並に優れたSi結晶層を得るうえで、生産性、均一性、制御性、経済性の面において卓越した方法を提供するものである。

【0318】 更に、本発明の半導体部材の製造方法によれば、従来のSOIデバイスの利点を実現し、応用可能な半導体部材の製造方法を提供することができる。

【0319】また、本発明の半導体部材の製造方法によれば、SOI構造の大規模集積回路を作製する際にも、 高価なSOSやSIMOXの代替足り得る半導体部材の 製造方法を提供することができる。

【0320】本発明の半導体部材の製造方法は、実施例にも詳細に記述したように、処理を短時間に効率良く行

うことが可能となり、その生産性と経済性に優れている。

【図面の簡単な説明】

【図1】本発明の半導体部材の製造方法の工程の1例を 模式的に示した模式図である。

【図2】本発明の半導体部材の製造方法の工程の1例を 模式的に示した模式図である。

【図3】本発明の半導体部材の製造方法の工程の1例を 模式的に示した模式図である。

0 【図4】本発明の半導体部材の製造方法の工程の1例を 模式的に示した模式図である。

【図5】本発明の半導体部材の製造方法の工程の1例を 模式的に示した模式図である。

【図6】本発明の半導体部材の製造方法の工程の1例を 模式的に示した模式図である。

【図7】本発明の半導体部材の製造方法の工程の1例を 模式的に示した模式図である。

【図8】本発明の半導体部材の製造方法の工程の1例を 模式的に示した模式図である。


20 【図9】本発明の半導体部材の製造方法の工程の1例を 模式的に示した模式図である。


【図10】本発明の半導体部材の製造方法の工程の1例 を模式的に示した模式図である。


【図11】本発明の半導体部材の製造方法の工程の1例 を模式的に示した模式図である。

【図12】本発明の半導体部材の製造方法の工程の1例 を模式的に示した模式図である。


【図13】本発明の半導体部材の製造方法の工程の1例 を模式的に示した模式図である。







【図13】



フロントページの続き

(51) Int. Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
C 3 0 B	25/02	7	9040-4G		
H01L	21/02	E	8518-4M		
	21/306	E	7342-4M		
	21/316	2	8518-4M		
	21/76	Γ	9169-4M		
	27/12	Z	8728-4M		
// H01L	21/304	3 2 1 M	I 8831-4M		